今年4月，周鵬、劉春森團(tuán)隊研發(fā)出「破曉（PoX）」二維閃存原型器件，實現(xiàn)了400皮秒超高速非易失存儲，是迄今最快的半導(dǎo)體電荷存儲技術(shù)，為打破算力發(fā)展困境提供了底層原理。時隔半年，團(tuán)隊將「破曉」與成熟硅基CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）工藝平臺深度融合 —— 提出二維-硅基混合架構(gòu)「長纓（CY-01）」，通過將二維閃存器件直接融入成熟的互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）工藝平臺，攻克了二維信息器件工程化的關(guān)鍵難題。

集成電路領(lǐng)域鮮有中國的原創(chuàng)技術(shù)，從“破曉”到“長纓”的命名，都暗含了研究團(tuán)隊“希望助力中國半導(dǎo)體產(chǎn)業(yè)有所突破”的決心。

二維超快閃存技術(shù)突破

存儲器是一個非常成熟的產(chǎn)業(yè)，人們早已習(xí)慣了易失性存儲和非易失性存儲兩套系統(tǒng)共同工作的模式。但在大數(shù)據(jù)與人工智能時代，數(shù)據(jù)存取性能正面臨極致要求，而傳統(tǒng)存儲器在速度與功耗上的局限，已成為制約算力發(fā)展的關(guān)鍵瓶頸之一?！斑^去幾十年，國際上提出了多種新型存儲技術(shù)路徑，但始終沒有顛覆現(xiàn)有存儲芯片格局。”劉春森坦言，“以閃存為例，其結(jié)構(gòu)十分簡單，且運行穩(wěn)定性高、價格便宜，很難被取代。”

從當(dāng)前技術(shù)條件看，存儲器是二維電子器件中最有望率先實現(xiàn)產(chǎn)業(yè)化的類型。然而，顛覆性器件從原理走向系統(tǒng)級應(yīng)用，往往是一場漫長的科技馬拉松。為加速這一進(jìn)程，推動二維電子器件向功能芯片邁進(jìn)，周鵬-劉春森團(tuán)隊選擇主動融入產(chǎn)業(yè)鏈思維，嘗試以終為始，“從10到0”逆向推演，鎖定最具可行性的技術(shù)發(fā)展路徑。

提及芯片人們就會想起硅元素，這是因為此前乃至于當(dāng)下的不少芯片都由硅材料制作而來，正因此從20世紀(jì)50年代后期開始大量生產(chǎn)芯片的美國舊金山灣區(qū)也被叫做硅谷。二維材料，既也是周鵬團(tuán)隊的研究重點之一，也是全球芯片業(yè)界和學(xué)界正在探索的一種材料。面對摩爾定律逼近物理極限這一挑戰(zhàn)，國際公認(rèn)的“破局小能手”便是二維材料半導(dǎo)體。

目前，CMOS技術(shù)仍是集成電路制造的主流工藝，產(chǎn)業(yè)鏈成熟、應(yīng)用廣泛。那么，何不借助現(xiàn)有成熟硅基CMOS制造工藝這條“高速公路”，讓二維存儲器件這一新型“交通工具”行駛得更快呢？二維半導(dǎo)體厚度僅為1-3個原子，如同薄翼般脆弱，與百微米級別的硅材料并不兼容；更關(guān)鍵的是，當(dāng)前全球幾乎沒有芯片工廠使用二維材料。假如將其引入現(xiàn)有產(chǎn)線可能會造成污染，進(jìn)而會對其他電子器件造成不可估量的影響，所以沒有任何芯片廠商能夠接受這一局面。正因此，二維材料要想發(fā)揮價值，就必須與成熟的硅基CMOS工藝進(jìn)行深度融合。

如何將二維材料與CMOS集成又不破壞其性能，是團(tuán)隊需要攻克的核心難題?！拔覀儧]有必要去改變CMOS，而是要去適應(yīng)它?！眻F(tuán)隊從本身就具有一定柔性的二維材料入手，通過模塊化的集成方案，先將二維存儲電路與成熟CMOS電路分離制造，再與CMOS控制電路通過高密度單片互連技術(shù)（微米尺度通孔）實現(xiàn)完整芯片集成。

正是這項核心工藝的創(chuàng)新，實現(xiàn)了在原子尺度上讓二維材料和CMOS襯底的緊密貼合，性能“碾壓”目前的Flash閃存技術(shù)。測試結(jié)果顯示，該新型存儲芯片集成良率達(dá)94.3%，支持8-bit指令操作、32-bit高速并行操作與隨機(jī)尋址。

全棧片上工藝

由于，二維存儲器件的工作機(jī)制與標(biāo)準(zhǔn)CMOS不兼容，團(tuán)隊提出跨平臺系統(tǒng)設(shè)計方法論，在二維存儲電路和CMOS電路之間專門添加了“轉(zhuǎn)譯層”，并結(jié)合高密度單片互連技術(shù)，實現(xiàn)了二維電路和CMOS電路軟、硬件兼容性通信?！坝纱耍珻MOS電路能夠理解二維器件的工作模式，二維電路也能夠理解從CMOS電路傳遞過來的控制信號?！眲⒋荷f，并將這一系統(tǒng)集成框架命名為“長纓（CY-01）架構(gòu)”。

一方面，該架構(gòu)采用了串?dāng)_抑制的二維或非門（NOR gate）閃存電路設(shè)計方案，即采用或非門架構(gòu)和半選方案（Half-Select Scheme），借此將編程和擦除串?dāng)_引起的閾值電壓漂移抑制在極低水平；另一方面，該架構(gòu)采用了電壓域兼容設(shè)計方案，針對二維閃存操作所需要的負(fù)電壓和高電壓，該團(tuán)隊在CMOS的電源開關(guān)模塊中設(shè)計了隔離N型金屬氧化物半導(dǎo)體，利用隔離環(huán)合深N阱，實現(xiàn)了局部負(fù)壓偏置和高耐壓；最后，該架構(gòu)采用了阻抗匹配設(shè)計方案，借此針對字線緩沖器、位線緩沖器和源線緩沖器以及靈敏放大器進(jìn)行了優(yōu)化，讓它們的驅(qū)動能力和讀取能力可以和二維閃存模塊的阻抗相匹配。具體來說，該團(tuán)隊使用邏輯努力理論（Logical Effort Theory）優(yōu)化了緩沖器中的反相器鏈，提升了驅(qū)動能力和信號速度。這一架構(gòu)解決了二維電子器件新機(jī)制與傳統(tǒng)CMOS工藝之間的兼容性問題，完成了二維電路設(shè)計與CMOS外圍電路之間的協(xié)同設(shè)計和驗證。

本次論文顯示，為了實現(xiàn)更加“友好”的二維封裝，他們開發(fā)了一種保護(hù)性封裝策略：首先，其采用了區(qū)域特異性靜電放電保護(hù)的方法，針對不同類型的焊盤設(shè)計了四種靜電放電保護(hù)電路；其次，他們使用了室溫超聲鍵合，以此來替代傳統(tǒng)熱壓鍵合，從而能夠降低熱預(yù)算和應(yīng)力預(yù)算，進(jìn)而能將封裝后的二維電路的泄漏電流降低一個數(shù)量級以上；再次，在進(jìn)行芯片貼裝時，他們使用了室溫固化粘合劑，從而能夠進(jìn)一步地減少熱損傷。

始終橫亙在研究者面前的核心挑戰(zhàn)，是“LAB to FAB”的現(xiàn)實難題，這項技術(shù)究竟能否走出實驗室，實現(xiàn)真正的產(chǎn)業(yè)化應(yīng)用？