在快速發(fā)展的半導(dǎo)體技術(shù)領(lǐng)域，imec 最近在晶圓間混合鍵合和背面連接方面的突破正在為 CMOS 2.0 鋪平道路，這是芯片設(shè)計(jì)的范式轉(zhuǎn)變。CMOS 2.0 于 2024 年推出，通過(guò)將片上系統(tǒng) （SoC） 劃分為專(zhuān)門(mén)的功能層，解決了傳統(tǒng) CMOS 擴(kuò)展的局限性。通過(guò)系統(tǒng)技術(shù)協(xié)同優(yōu)化 （STCO） 對(duì)每一層都針對(duì)特定需求進(jìn)行了優(yōu)化，例如高性能邏輯、密集內(nèi)存或能效。這種方法超越了通用平臺(tái)，在 SoC 本身內(nèi)實(shí)現(xiàn)了異構(gòu)堆疊，類(lèi)似于處理器上當(dāng)前 SRAM 的 3D 堆疊，但集成度更高。

CMOS 2.0 的核心是使用先進(jìn)的 3D 互連和背面供電網(wǎng)絡(luò) （BSPDN）。這些技術(shù)允許在晶圓的兩側(cè)進(jìn)行密集連接，在獨(dú)立的互連堆棧之間懸掛有源器件層。在 2025 年 VLSI 研討會(huì)上，imec 展示了關(guān)鍵里程碑：250nm 間距的晶圓間混合鍵合和背面 120nm 間距的介電通孔 （TDV）。這些創(chuàng)新提供了邏輯上邏輯或邏輯上內(nèi)存堆疊所需的粒度，克服了人工智能和移動(dòng)設(shè)備等各種應(yīng)用的計(jì)算擴(kuò)展瓶頸。

晶圓間混合鍵合因其實(shí)現(xiàn)亞微米間距的能力而脫穎而出，提供高帶寬和低能量信號(hào)傳輸。該過(guò)程包括在室溫下對(duì)齊和鍵合兩個(gè)加工過(guò)的晶片，然后退火以獲得永久的銅與銅和介電鍵。Imec 改進(jìn)了這一流程，到 2023 年使用 SiCN 電介質(zhì)實(shí)現(xiàn)可靠的 400nm 間距連接，以獲得更好的強(qiáng)度和可擴(kuò)展性。進(jìn)一步推進(jìn)，仿真顯示不均勻的鍵合波導(dǎo)致晶圓變形，影響疊加精度。通過(guò)應(yīng)用預(yù)鍵合光刻校正，imec 達(dá)到了 300nm 間距，95% 的芯片覆蓋誤差為 <25nm。在 VLSI 2025 上，他們展示了六邊形焊盤(pán)網(wǎng)格上 250nm 間距的可行性，在菊花鏈中具有高電產(chǎn)量，但全晶圓產(chǎn)量需要下一代鍵合工具。

作為正面鍵合的補(bǔ)充，背面連接可通過(guò)納米硅通孔 （nTSV） 或直接接觸實(shí)現(xiàn)前后鏈接。對(duì)于 CMOS 2.0 的多層堆棧，這允許兩側(cè)金屬的無(wú)縫集成，BSPDN 處理來(lái)自背面的電源，以減少紅外壓降并緩解信號(hào)的正面 BEOL 擁塞。Imec 的 VLSI 2025 演示展示了底徑為 20nm、間距為 120nm 的無(wú)屏障鉬填充 TDV，通過(guò)淺溝隔離中的過(guò)孔優(yōu)先方法制造。極度的晶圓減薄可保持低縱橫比，而高階光刻校正可確保 TDV 和 55nm 背面金屬之間的 15nm 疊加裕度。這平衡了晶圓兩側(cè)的細(xì)間距連接，這對(duì)于堆疊邏輯、存儲(chǔ)器和 ESD 保護(hù)等多個(gè)異構(gòu)層至關(guān)重要。

BSPDN 通過(guò)將配電重新定位到背面來(lái)進(jìn)一步增強(qiáng) CMOS 2.0，從而實(shí)現(xiàn)更寬、阻力更小的互連。Imec 2019 年的開(kāi)創(chuàng)性工作已經(jīng)發(fā)展，主要代工廠(chǎng)將其用于高級(jí)節(jié)點(diǎn)。DTCO 研究表明，PPAC 在始終在線(xiàn)的設(shè)計(jì)中有所提高，但 VLSI 2025 將其擴(kuò)展到開(kāi)關(guān)域架構(gòu)——與電源管理移動(dòng) SoC 相關(guān)。在 2nm 移動(dòng)處理器設(shè)計(jì)中，與前端 PDN 相比，BSPDN 將 IR 壓降降低了 122mV，從而減少了棋盤(pán)圖案中的電源開(kāi)關(guān)。這節(jié)省了 22% 的面積，提高了性能和效率。

這些進(jìn)步在 NanoIC 試點(diǎn)線(xiàn)和歐盟資金的支持下，使 CMOS 2.0 從概念變?yōu)榭尚?。通過(guò)在 SoC 內(nèi)實(shí)現(xiàn)異構(gòu)性，它們?yōu)?a class="contentlabel" href="http://yuyingmama.com.cn/news/listbylabel/label/半導(dǎo)體">半導(dǎo)體生態(tài)系統(tǒng)（從無(wú)晶圓廠(chǎng)設(shè)計(jì)人員到系統(tǒng)集成商）提供可擴(kuò)展的解決方案。隨著間距低于 200nm，與工具供應(yīng)商的合作將是克服覆蓋挑戰(zhàn)的關(guān)鍵。最終，高密度的正面和背面連接預(yù)示著計(jì)算創(chuàng)新的新時(shí)代的到來(lái)，滿(mǎn)足日益多樣化的應(yīng)用空間對(duì)性能、功耗和密度的需求。