最近，我有機會與新思科技在速度適配器和在線仿真 （ICE） 方面的杰出專家進行了交談。許多了解我專業(yè)背景的人都認為我是基于交易器的虛擬仿真的倡導者，因此我真的很驚訝地發(fā)現(xiàn)當今的速度適配器所取得的令人印象深刻的結(jié)果對于系統(tǒng)在其實際使用環(huán)境中的驗證至關(guān)重要。

在本文中，我分享我所學到的知識。雖然保密性使我無法透露客戶的名字，但所有示例都來自領(lǐng)先的半導體公司和整個行業(yè)的主要超大規(guī)模企業(yè)，使用 ZeBu? 仿真或 HAPS? 原型設計以及 Synopsys 速度適配器。當您閱讀本文時，您可以參考下圖 Synopsys Speed Adaptor 解決方案：

圖 1：Synopsys Speed Adaptor 解決方案和系統(tǒng)驗證服務器 （SVS） 的部署圖

案例研究 #1：在系統(tǒng)驗證中結(jié)合保真度和靈活性的價值

挑戰(zhàn)

一家大型無晶圓廠半導體公司采用虛擬平臺和硬件輔助驗證 （HAV） 平臺來加速早期軟件開發(fā)和設計驗證。

該公司的運營圍繞三個不同的業(yè)務部門組織，每個業(yè)務部門負責獨立設計自己的芯片。每個單位都為其虛擬主機解決方案平臺選擇了不同的主要 EDA 供應商。乍一看，這種多供應商設置可能看起來支離破碎，但由于虛擬平臺通常建立在相似的架構(gòu)藍圖之上，因此該方法仍然導致所有三個 BU 之間保持一致和標準化的驗證環(huán)境。

除了這些虛擬設置外，工程團隊還采用了在線仿真 （ICE）。在這里，他們再次實現(xiàn)了工具的多樣化，從三大 EDA 供應商中的兩家采購速度適配器和仿真。這使他們能夠進行系統(tǒng)級測試，將仿真環(huán)境與真實硬件組件連接起來，以驗證真實條件下的行為。

在一個關(guān)鍵的設計里程碑中，一位負責監(jiān)督設計驗證的高級副總裁要求進行跨平臺驗證計劃：在 BU 之間交換設計和工具，驗證每個 BU 的芯片是否在所有供應商的平臺上工作，在流片前發(fā)現(xiàn)隱藏的不一致之處。

該任務要求在所有三個虛擬主機平臺和兩個 ICE 設置上運行每個 BU 的設計，以確保環(huán)境獨立性。

就在這時，驚喜襲來了！一種設計在所有三個虛擬主機平臺上都完美通過。它在其中一個 ICE 平臺上通過，但在另一個 ICE 平臺上失敗，導致系統(tǒng)啟動完全停止。直接的懷疑落在了速度適配器上。設計團隊將問題上報給 EDA 供應商的 ICE 專家進行根本原因分析。

解決方案

EDA 供應商的 ICE 團隊深入挖掘了日志和波形跡線，找到了真正的罪魁禍首。這不是適配器。這是 DUT RTL 中的一個錯誤。

由于缺少低級系統(tǒng)行為建模，這個 RTL 缺陷逃脫了所有三個虛擬平臺。由于保真度較低的實現(xiàn)，逃脫了其中一個 ICE 設置，并且僅出現(xiàn)在保真度較高的 ICE 平臺上，該平臺準確地反映了真實的服務器行為。

在現(xiàn)實世界的服務器系統(tǒng)中，三個關(guān)鍵的硬件/軟件層同時交互。從下往上看，層次是：

1. 主板芯片組，包括 PCIe 交換機、橋接芯片和其他支持芯片

2. BIOS，處理低級系統(tǒng)初始化和配置

3. 作系統(tǒng) （OS），例如 Linux 或 Windows，運行在頂部

虛擬主機平臺通常僅使用虛擬機方法（通常基于 QEMU）模擬作系統(tǒng)層。BIOS 的表示最少，芯片組行為被完全抽象出來。

然而，在高保真 ICE 平臺上，通過速度適配器連接了真正的英特爾服務器主板。在啟動期間，此英特爾芯片組通過 PCIe 正確發(fā)出供應商定義消息 （VDM），這是許多生產(chǎn)英特爾服務器中的標準行為，但在虛擬平臺中根本沒有建模。收到此 VDM 后，DUT 錯誤地丟棄了數(shù)據(jù)包，而不是更新 PCIe 流量控制。這會導致系統(tǒng)啟動期間出現(xiàn)死鎖。沒有軟件解決方法，唯一的解決方案是在流片前修復 RTL。

結(jié)果

如果未被檢測到，該芯片將在每次服務器部署中都會出現(xiàn)故障，從而導致產(chǎn)品到達時死亡。在硅前檢測到錯誤為公司節(jié)省了數(shù)百萬美元的重新旋轉(zhuǎn)和數(shù)月的進度延遲。該事件表明，為什么高精度虛擬環(huán)境對于及早發(fā)現(xiàn)錯誤至關(guān)重要，而高保真度的電路內(nèi)設置對于獲得最終保真度和設計信心是必要的。

—

案例研究 #2：ICE 提供卓越的吞吐量

挑戰(zhàn)

在設計外設接口產(chǎn)品時，工程團隊通常依靠虛擬解決方案進行早期驗證。雖然虛擬環(huán)境可以對協(xié)議控制器進行建模，但它們無法準確表示物理 （PHY） 層。

在這些虛擬模型中，PHY 被刪除并替換為簡化的“假”模型，允許編寫用于基本寄存器編程的軟件，但不支持鏈路訓練、均衡或真正的電信號。因此，鏈接訓練可能看起來很成功，因為模型“假設”合規(guī)性。時序失配、均衡故障和信號完整性問題等細微問題一直隱藏在硅后測試后期。測試實際的互作性是不可能的，尤其是與各種第三方硬件和驅(qū)動程序的互作性。

由于這一缺點，一家領(lǐng)先的超大規(guī)模企業(yè)面臨著重大挑戰(zhàn)。在設計周期的早期，他們僅僅為了編程和訓練 PHY 就面臨長達數(shù)月的延遲，將關(guān)鍵錯誤的發(fā)現(xiàn)推向了昂貴的硅后階段。

解決方案

為了克服這些挑戰(zhàn)，他們采用了新思科技速度適配器將 PHY 引入仿真環(huán)境。

通過這種方法，PHY 通過速度適應物理連接到仿真器。這些板支持完整的編程、培訓和鏈路初始化，就像在芯片上一樣。

這種集成有效地將仿真環(huán)境轉(zhuǎn)變?yōu)檎嬲脑诰€仿真 （ICE） 平臺，將硅前仿真的速度和可見性與實際硬件的物理精度和互作性相結(jié)合

影響示例

PCIe Gen5 接口

• 在虛擬設置中，Gen5 設備的鏈路訓練序列似乎很成功。

• 當通過速度適配器和 PHY 進行測試時，客戶發(fā)現(xiàn)了嚴重的時序不匹配和均衡故障，這些故障本可以逃脫虛擬驗證。

• 在硅前解決這些問題，避免了潛在的昂貴的硅重新旋轉(zhuǎn)，并確保完全符合 Gen5 規(guī)范。

UFS 存儲接口

• UFS 主機控制器通過了虛擬模型中的功能測試。

• 當通過速度適配器連接到真實的 UFS PHY 時，工程師發(fā)現(xiàn)了時鐘未對準、突發(fā)模式不穩(wěn)定以及壓力條件下的數(shù)據(jù)損壞——這些問題根源于真實信令，在虛擬模型中是看不見的。

• 早期檢測提高了系統(tǒng)可靠性并確保符合 JEDEC 標準。

驅(qū)動程序互作性測試

• 在根復雜模式下，不同的 GPU（NVIDIA、AMD、Intel）各自使用不同的驅(qū)動程序和優(yōu)化。

• 虛擬環(huán)境無法測試這些真實驅(qū)動程序，因為它們需要物理接口。

• 速度適配器允許針對真實設備進行完整的驅(qū)動程序堆棧，從而暴露出虛擬模型永遠無法捕獲的勘誤表和互作性錯誤。

結(jié)果

之前四個月的 PHY 編程加上長達六個月的硅后訓練，在硅前幾周內(nèi)就完成了。這是可能的，因為速度適配器運行工作負載，實現(xiàn)了快速設計迭代和更快的啟動周期。另一個好處是改進了調(diào)試和重用，因為在硅前訓練的相同 PHY 配置可以直接在硅后重用，從而加速啟動。

—

案例研究 #3：以太網(wǎng)產(chǎn)品驗證

挑戰(zhàn)

在開發(fā)高級以太網(wǎng)產(chǎn)品（如超以太網(wǎng)、智能網(wǎng)卡或智能交換機）時，工程師面臨著一個反復出現(xiàn)的挑戰(zhàn)：如何將真實的軟件流量引入以太網(wǎng)驗證環(huán)境。

虛擬環(huán)境提供部分解決方案。虛擬測試器生成器 （VTG） 提供低級數(shù)據(jù)包流量（第 2 層、第 3 層），但不執(zhí)行應用軟件堆棧。虛擬主機 （VHS） 允許軟件交互，但缺乏流量控制功能。如果沒有流量控制，數(shù)據(jù)包就會被丟棄，這對于保真度和確定性至關(guān)重要的驗證環(huán)境來說是一個不可接受的限制。

因此，從流量控制角度 （VHS） 來看，傳統(tǒng)的虛擬環(huán)境要么不完整 （VTG），要么不完全可靠。這一差距使設計團隊無法跨所有協(xié)議層全面驗證以太網(wǎng)產(chǎn)品，尤其是依賴于真實驅(qū)動程序、作系統(tǒng)和診斷軟件的更高層（L4-L7）。

溶液

以太網(wǎng)速度適配器通過以太網(wǎng)將虛擬測試環(huán)境與真實軟件執(zhí)行聯(lián)系起來，從而彌補了缺失的環(huán)節(jié)。

與 VHS 不同，速度適配器保證零丟包，即使在高流量下也能提供確定性性能。虛擬測試儀（例如，來自 Ixia 或 Spirent）對于低級（第 2/3 層）功能驗證仍然有用。速度適配器可以執(zhí)行測試人員無法模擬的真實驅(qū)動程序和基于 Linux 的診斷工具。虛擬測試儀和速度適配器共同構(gòu)成了涵蓋所有以太網(wǎng)層的完整解決方案。

對于初創(chuàng)公司或預算有限的客戶來說，速度適配器是對更昂貴的虛擬測試儀許可證的補充。速度適配器可以以更低的成本提供等效的數(shù)據(jù)包生成和分析。此外，免費和開源測試生成器可以分層在速度適配器之上，以低得多的成本復制測試儀功能。

結(jié)果

在實踐中，這種混合方法使客戶能夠根據(jù)正在開發(fā)的硬件驗證真實的軟件堆棧，而不會丟失數(shù)據(jù)包。捕獲僅出現(xiàn)在更高協(xié)議層中的設計錯誤，這些問題是純虛擬測試環(huán)境無法暴露的問題。以經(jīng)濟實惠的方式擴展，將有限的 VTG 許可證與速度適配器相結(jié)合，以實現(xiàn)完整的測試覆蓋。

—

案例研究 #4：與 MIPI 速度適配器的真實傳感器互作性

挑戰(zhàn)

一家大型無晶圓廠企業(yè)的顯示和測試框架 （DTF） 團隊面臨著一個反復出現(xiàn)且代價高昂的問題。他們需要根據(jù)基于MIPI的真實圖像傳感器和相機來驗證其芯片設計。然而，在虛擬仿真環(huán)境中，這是不可能的，因為虛擬模型可以模仿協(xié)議行為，但無法復制真實的傳感器電信號或時序。供應商特定的攝像頭和傳感器各自具有獨特的初始化序列、時序怪癖和信號完整性特性，這些都是通用虛擬模型無法捕獲的。當?shù)谝粔K硅從晶圓廠返回時，它經(jīng)常無法與預期的相機和傳感器連接，導致長時間的啟動工作，甚至整個硅重新旋轉(zhuǎn)。

這種限制造成了重大的上市時間瓶頸。當發(fā)現(xiàn)硬件兼容性問題時，該設計已經(jīng)經(jīng)歷了昂貴的制造，從而推遲了產(chǎn)品發(fā)布。

解決方案

為了消除這一瓶頸，該公司采用了 MIPI 速度適配器，使 ICE 具有真正的傳感器硬件。使用這種方法，在仿真器內(nèi)部運行的芯片設計可以直接連接到真實的、特定于供應商的 MIPI 相機和圖像傳感器。工程師可以像在物理芯片上一樣執(zhí)行完整的初始化、配置和數(shù)據(jù)流路徑。該設置支持輕松更換不同的傳感器和相機型號，從而實現(xiàn)跨供應商的快速互作性測試。

這種能力為 DTF 團隊提供了他們在硅前所需的真實世界覆蓋，而無需等待芯片從晶圓廠返回。

結(jié)果

該設計已成功測試，使用計劃生產(chǎn)的確切供應商特定相機和傳感器型號。通過發(fā)現(xiàn)硅前的集成問題，企業(yè)避免了因硅后啟動故障而導致的代價高昂的設計重新旋轉(zhuǎn)。取消硅后相機/傳感器調(diào)試周期加快了整體產(chǎn)品進度。最后，團隊可以簽署，因為該設計已經(jīng)在現(xiàn)實世界的外圍設備中得到了驗證。

—

案例研究 #5：Synopsys 的系統(tǒng)驗證服務器 （SVS） 如何捕獲其他解決方案遺漏的關(guān)鍵錯誤

挑戰(zhàn)

使用 ICE 進行硅前驗證歷來面臨嚴重障礙。標準現(xiàn)成主機服務器的設計不能容忍仿真器的緩慢或間歇性響應時間。當仿真器時鐘停止或變慢時，主機通常會超時，從而中止測試運行。

該客戶的芯片驗證團隊親身遇到了這一限制。雖然他們?yōu)?ICE 使用了商業(yè)仿真主機服務器，但該系統(tǒng)沒有強制執(zhí)行嚴格的實際時序和協(xié)議檢查。這有可能讓有缺陷的設計通過硅前簽核，但在生產(chǎn)后期失敗。

解決方案

為了克服這些限制，客戶的驗證團隊采用了新思科技的系統(tǒng)驗證服務器 （SVS） 作為其 ICE 驗證的主機系統(tǒng)。SVS 是一款經(jīng)過預先驗證的專用主機，專為與速度適配器和仿真器配合使用而設計。與通用主機或傳統(tǒng)商業(yè)主機服務器設置相比，它具有兩個主要優(yōu)勢。SVS 附帶一個自定義 BIOS，旨在容忍仿真器的緩慢響應時間，以消除超時，否則可能會過早終止驗證運行。SVS 忠實地模仿最終將插入的 DUT，包括強制執(zhí)行嚴格的規(guī)范合規(guī)性，特別是對于 PCIe 等復雜子系統(tǒng)。參見文章頂部的圖 1。

驗證團隊在 3 個RDparty 仿真硬件和 Synopsys 的 SVS.使用 3RDparty 仿真時，系統(tǒng)啟動成功，但在 SVS 上，啟動完全失敗。最初，工程師懷疑 SVS 存在硬件故障。正如他們所說：“你的 SVS 壞了，而其他人工作正常。

然而，經(jīng)過詳細的調(diào)試會話后，發(fā)現(xiàn)他們的 DUT 在 PCIe 空間寄存器中包含配置錯誤。3RDparty 仿真解決方案和主機服務器屏蔽了這些錯誤，因為它使用了無法強制實施 PCIe 寄存器約束的過時 BIOS。相比之下，SVS 嚴格執(zhí)行 PCIe 規(guī)范并正確拒絕非法寄存器值。該錯誤無法通過固件修復（沒有軟件補丁可以糾正它）。

結(jié)果

SVS 暴露了一個 RTL 級配置錯誤，虛擬流和另一個仿真解決方案遺漏了該錯誤。由于 SVS 修改后的 BIOS，它消除了超時不穩(wěn)定性，允許穩(wěn)定、長時間的測試。

SVS 確保只有符合規(guī)范的設計才能進入流片，從而消除遺留流程中的誤報。

如果設計是基于 3 流片的RD派對仿真“通過”，則芯片將是 DOA，需要進行完整的、昂貴的重新旋轉(zhuǎn)。

結(jié)論

早在 2015 年，我就為《電子設計》撰寫了“冰河時代的融化”，其中我預測了在線仿真 （ICE） 的消亡。它的眾多缺點（參見本系列的第 1 部分）似乎注定了它被歷史所取代，取而代之的是基于事務的仿真，以及后來推動左移驗證方法的混合方法。事后看來，我必須承認我低估了工程界的聰明才智和足智多謀。

如今，第三代速度適配器再次將 ICE 推向了系統(tǒng)級驗證的聚光燈下。曾經(jīng)只能在硅后實驗室中檢測到的錯誤現(xiàn)在可以在硅前識別出來。此功能不僅降低了重新旋轉(zhuǎn)的風險，還加快了流片時間并節(jié)省了巨額費用。ICE 非但沒有消失，反而重新成為系統(tǒng)級驗證的基石。