首頁 > 新聞中心 > EDA/PCB > 設(shè)計應(yīng)用
阿里巴巴達(dá)摩院玄鐵RISC-V CPU IP與 Arteris 片上網(wǎng)絡(luò) IP 的集成解決方案已經(jīng)過預(yù)先驗證和優(yōu)化，便于共同客戶在高端芯片上的部署。致力于加速系統(tǒng)級芯片 (SoC) 開發(fā)的領(lǐng)先系統(tǒng) IP 提供商 Arte......
關(guān)鍵Imec在晶圓間混合鍵合和背面連接方面的突破正在推動CMOS 2.0的發(fā)展，CMOS 2.0通過將片上系統(tǒng)（SoC）劃分為專門的功能層來優(yōu)化芯片設(shè)計。CMOS 2.0 利用先進(jìn)的 3D 互連和背面供電網(wǎng)絡(luò) （BSPD......
簡介：硬件輔助驗證的歷史根源半導(dǎo)體創(chuàng)新的不懈步伐繼續(xù)遵循一個不可阻擋的趨勢：給定硅面積內(nèi)晶體管密度呈指數(shù)級增長。豐富的可用半導(dǎo)體織物激發(fā)了設(shè)計團(tuán)隊的創(chuàng)造力，實現(xiàn)了指數(shù)級先進(jìn)的片上系統(tǒng) （SoC）。然而，賦予新可能性的規(guī)模......
關(guān)鍵Synopsys 速度適配器通過在仿真過程中允許真實硬件交互來顯著增強系統(tǒng)驗證，這有助于發(fā)現(xiàn)虛擬環(huán)境可能遺漏的關(guān)鍵設(shè)計缺陷。高保真在線仿真 （ICE） 平臺可以暴露與低級系統(tǒng)行為相關(guān)的錯誤，這些錯誤在虛擬平臺中逃脫檢......
本文將逐步介紹如何將第三方SPICE模型導(dǎo)入到LTspice中。文中涵蓋了兩類不同模型的導(dǎo)入過程：使用.MODEL指令實現(xiàn)的模型，以及用.SUBCKT實現(xiàn)的模型。所提供的步驟旨在確保共享原理圖時能夠具備可移植性。......
株式會社村田制作所（以下簡稱“村田”）已在 Cadence Design Systems, Inc.（總部：美國加利福尼亞州，以下簡稱“Cadence”）提供的 EDA 工具(1) “OrCAD X Capture”以及......
隨著各行業(yè)對無線連接的定位精度、安全性及可靠性提出更高要求，藍(lán)牙? 6.0已成為下一代高性能應(yīng)用的關(guān)鍵使能技術(shù)。全球領(lǐng)先的智能邊緣領(lǐng)域半導(dǎo)體產(chǎn)品和軟件IP授權(quán)許可廠商Ceva公司近日宣布率先提供帶有信道探測(Channe......
產(chǎn)品外殼具有頻率諧振，可能會產(chǎn)生不需要的 EMI。腔內(nèi)材料的吸收可以降低 EMI。在將材料插入您的產(chǎn)品之前，請使用餅干罐比較材料。當(dāng)工作頻率接近微波時，外殼可能表現(xiàn)為諧振腔并放大 EMI 發(fā)射。當(dāng)我從事航天飛機通信系統(tǒng)工......
線束與 PCB 連接處的電磁干擾 （EMI） 是現(xiàn)代電子設(shè)計中最大的挑戰(zhàn)之一。這些接口點充當(dāng)薄弱環(huán)節(jié)，不需要的信號可能會從您精心設(shè)計的電路中逸出，從而導(dǎo)致系統(tǒng)故障。本常見問題解答討論了四種協(xié)同工作的技術(shù)：屏蔽連接器、智能......
IC 制造商越來越依賴智能數(shù)據(jù)處理來防止停機、提高良率和減少報廢。他們將其與故障檢測和分類 （FDC） 相結(jié)合，以追蹤故障原因。當(dāng)今的 FDC 系統(tǒng)具有更好的傳感器、變異性控制以及預(yù)測性和規(guī)范性建模。未來，F(xiàn)DC 將使用......
43.2%在閱讀
23.2%在互動
