sram & mram 文章最新資訊

賽普拉斯推出32位總線寬度低耗異步SRAM

　　賽普拉斯半導(dǎo)體公司日前宣布推出具有 32 位總線寬度的 128 Mb、64 Mb 和 32 Mb MoBL(更長電池使用壽命)異步 SRAM。這些器件的推出進(jìn)一步豐富了賽普拉斯業(yè)界領(lǐng)先的 SRAM 產(chǎn)品系列(包括高性能同步、異步和微功耗器件)。這些全新 MoBL SRAM 與 32 位 DSP、FPGA 和處理器配合使用可顯著提升系統(tǒng)性能，從而充分滿足電信、計(jì)算機(jī)、外設(shè)、消費(fèi)類產(chǎn)品、醫(yī)療、軍事等領(lǐng)域的應(yīng)用需求。　　
關(guān)鍵字：賽普拉斯 SRAM

賽普拉斯推出全球首批低功耗異步SRAM

賽普拉斯半導(dǎo)體公司（納斯達(dá)克股票代碼：CY）日前宣布推出具有 32 位總線寬度的 128 Mb、64 Mb 和 32 Mb MoBL （更長電池使用壽命）異步 SRAM。這些器件的推出進(jìn)一步豐富了賽普拉斯業(yè)界領(lǐng)先的 SRAM 產(chǎn)品系列（包括高性能同步、異步和微功耗器件）。這些全新 MoBL SRAM 與 32 位 DSP、FPGA 和處理器配合使用可顯著提升系統(tǒng)性能，從而充分滿足電信、計(jì)算機(jī)、外設(shè)、消費(fèi)類產(chǎn)品、醫(yī)療、軍事等領(lǐng)域的應(yīng)用需求。
關(guān)鍵字：賽普拉斯 SRAM

Cortex―M3的SRAM單元故障軟件的自檢測研究

Cortex―M3的SRAM單元故障軟件的自檢測研究,引言
目前，對(duì)于存儲(chǔ)單元SRAM的研究都是基于硬件電路來完成，而且這些方法都是運(yùn)用在生產(chǎn)過程中，但是生產(chǎn)過程并不能完全杜絕SRAM的硬件故障。在其使用過程中，如果SRAM硬件出錯(cuò)，將導(dǎo)致程序出錯(cuò)而且很難被發(fā)現(xiàn)
關(guān)鍵字：軟件檢測研究故障單元 M3 SRAM Cortex

Hynix東芝宣布將聯(lián)合開發(fā)STT-MRAM技術(shù)

　　韓國Hynix與日本東芝公司近日宣布兩家公司將共同開發(fā)STT-MRAM(spin-transfer torque magnetoresistence RAM:自旋轉(zhuǎn)移矩磁阻RAM)技術(shù),兩家公司均認(rèn)為這項(xiàng)技術(shù)是非常重要的下一代非易失性存儲(chǔ)技術(shù)之一。一旦有關(guān)的技術(shù)研發(fā)完成之后，兩家公司計(jì)劃成立一家專門生產(chǎn)STT-MRAM的芯片制造公司。另外，作為這次合作戰(zhàn)略的其它部分，兩家公司還將擴(kuò)大專利交叉授權(quán)的范圍。
關(guān)鍵字： Hynix STT-MRAM

四倍速SRAM與Spartan3 FPGA的接口設(shè)計(jì)

互聯(lián)網(wǎng)的飛速發(fā)展極大地促進(jìn)了高速數(shù)據(jù)通信系統(tǒng)的需求量增加，同時(shí)也促進(jìn)了更快速的處理器的發(fā)展，推動(dòng)了存儲(chǔ)器...
關(guān)鍵字： SRAM Spartan3

QDR SRAM與Spartan3 FPGA的接口設(shè)計(jì)

QDR SRAM與Spartan3 FPGA的接口設(shè)計(jì),為了滿足當(dāng)前系統(tǒng)和處理器的生產(chǎn)量需求，更新的靜態(tài)存儲(chǔ)器應(yīng)運(yùn)而生。QDR SRAM就是由Cypress、Renesas、IDT、NEC和Samsung為高性能的網(wǎng)絡(luò)系統(tǒng)應(yīng)用而共同開發(fā)的一種具有創(chuàng)新體系結(jié)構(gòu)的同步靜態(tài)存儲(chǔ)器?！　? QDR SRAM的
關(guān)鍵字：接口設(shè)計(jì) FPGA Spartan3 SRAM QDR

QDR聯(lián)盟推出新型最高速的QDR SRAM

　　北京訊，包括賽普拉斯半導(dǎo)體公司(NASDAQ:CY)和瑞薩電子公司(TSE: 6723)在內(nèi)的QDR聯(lián)盟日前宣布推出業(yè)界最快的四倍數(shù)據(jù)率(QDR) SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)。這些新型存儲(chǔ)器將被命名為QDRII+ Xtreme并將以高達(dá)633兆赫茲(MHz)的時(shí)鐘頻率允許。這些器件將與現(xiàn)有的QDR II+器件在管腳、尺寸和功能方面兼容，從而使網(wǎng)絡(luò)交換機(jī)、路由器及聚合平臺(tái)制造商不必修改電路板設(shè)計(jì)，只需提高系統(tǒng)內(nèi)時(shí)鐘速度即可大幅改善產(chǎn)品性能?！?/li>
關(guān)鍵字： QDR SRAM

AM-OLED顯示驅(qū)動(dòng)芯片中內(nèi)置SRAM的設(shè)計(jì)

摘要：詳細(xì)描述了一種內(nèi)置于AM-OLED顯示驅(qū)動(dòng)芯片中的單端口SRAM電路的設(shè)計(jì)方法，提出了一種解決SRAM訪問時(shí)序沖突問題的仲裁算法。同時(shí)給出了基于0．18mu;m標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)的一款大小為320x240x18位的SRAM電路。通過
關(guān)鍵字： SRAM 設(shè)計(jì) 內(nèi)置芯片顯示驅(qū)動(dòng) AM-OLED

Finfet+平面型架構(gòu)混合體：傳Intel近期將公布22nm節(jié)點(diǎn)制程工藝細(xì)節(jié)

　　據(jù)消息來源透露，Intel公司近期可能會(huì)公開其22nm制程工藝的部分技術(shù)細(xì)節(jié)，據(jù)稱Intel的22nm制程工藝的SRAM部分將采用FinFET垂直型晶體管結(jié)構(gòu)，而邏輯電路部分則仍采用傳統(tǒng)的平面型晶體管結(jié)構(gòu)。消息來源還稱Intel“很快就會(huì)”對(duì)外公開展示一款基于這種22nm制程的處理器實(shí) 物。不過記者詢問Intel發(fā)言人后得到的答復(fù)則是:"我們不會(huì)對(duì)流言或猜測進(jìn)行評(píng)論。" 　　盡管早在2009年Intel高管Mark Bohr便曾公開過其22nm制程SRA
關(guān)鍵字： Intel 22nm SRAM

一種基于FPGA 的嵌入式塊SRAM 的設(shè)計(jì)

摘　要：文章中提出了一種應(yīng)用于FPGA 的嵌入式可配置雙端口的塊存儲(chǔ)器。該存儲(chǔ)器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對(duì)所有存儲(chǔ)單元進(jìn)行清零，且編程后為兩端口獨(dú)
關(guān)鍵字： FPGA SRAM 嵌入式

基于FPGA 的嵌入式塊SRAM 的設(shè)計(jì)

摘　要：文章中提出了一種應(yīng)用于FPGA 的嵌入式可配置雙端口的塊存儲(chǔ)器。該存儲(chǔ)器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對(duì)所有存儲(chǔ)單元進(jìn)行清零，且編程后為兩端口獨(dú)立
關(guān)鍵字： FPGA SRAM 嵌入式

起因于RTN的SRAM誤操作進(jìn)行觀測并模擬的方法

瑞薩電子開發(fā)出了對(duì)起因于隨機(jī)電報(bào)噪聲（RTN：Random Telegraph Noise）的SRAM誤操作進(jìn)行觀測并實(shí)施模擬的方法。利用該方法可高精度地估計(jì)22nm以后尖端LSI中的RTN影響，適當(dāng)設(shè)定針對(duì)RTN的設(shè)計(jì)余度。該公司已在ldquo
關(guān)鍵字： SRAM RTN 模擬方法

賽普拉斯最新推出65-nm 36-Mbit 和18-Mbit器件

　　RAM業(yè)界的領(lǐng)導(dǎo)者賽普拉斯半導(dǎo)體公司日前宣布推出新型36-Mbit 和 18-Mbit 容量的四倍速? (QDR?) 和雙倍速 (DDR) SRAM，這些新產(chǎn)品是其65-nm SRAM 系列產(chǎn)品中的最新成員。這些新的存儲(chǔ)器件完善了業(yè)界最寬的65-nm同步SRAM產(chǎn)品線，最高容量可達(dá)144Mbit，速度最快可達(dá)550MHz。賽普拉斯擁有專利的工藝技術(shù)最多可將90-nmSRAM的功耗降低50%，引領(lǐng)了“綠色”網(wǎng)絡(luò)架構(gòu)應(yīng)用的新潮流。　　
關(guān)鍵字：賽普拉斯 SRAM

基于位線循環(huán)充電SRAM模式的自定時(shí)電路設(shè)計(jì)

隨著集成電路的密度和工作頻率按照摩爾定律所描述的那樣持續(xù)增長，使得高性能和低功耗設(shè)計(jì)已成為芯片設(shè)計(jì)的主流。在微處理器和SoC中，存儲(chǔ)器占據(jù)了大部分的芯片面積，而且還有持續(xù)增加的趨勢。這使存儲(chǔ)器中的字線長度和位線長度不斷增加，增加了延時(shí)和功耗。因此，研究高速低功耗存儲(chǔ)器的設(shè)計(jì)技術(shù)對(duì)集成電路的發(fā)展具有重要意義。對(duì)SRAM存儲(chǔ)器的低功耗設(shè)計(jì)技術(shù)進(jìn)行研究，在多級(jí)位線位SRAM結(jié)構(gòu)及工作原理基礎(chǔ)上，以改善SRAM速度和功耗特性為目的，設(shè)計(jì)了基于位線循環(huán)充電結(jié)構(gòu)的雙模式自定時(shí)SRAM，其容量為8K×32 b。
關(guān)鍵字：定時(shí) 電路設(shè)計(jì) 模式 SRAM 循環(huán) 充電基于

賽普拉斯72-Mbit SRAM受業(yè)界重視

　　SRAM市場的領(lǐng)導(dǎo)者賽普拉斯半導(dǎo)體公司日前宣布，全球領(lǐng)先的通訊設(shè)備和網(wǎng)絡(luò)解決方案供應(yīng)商中興公司在其新型ZXCME 9500系列以太網(wǎng)交換機(jī)中選用了賽普拉斯的QDR?II+ (四倍速?) SRAM器件。賽普拉斯的65-nm 72-Mbit QDRII+ SRAM能在目前市場上最快的550MHz的時(shí)鐘頻率下工作，且擁有市場上最寬泛的產(chǎn)品選擇范圍，并能提供業(yè)界最多的參考設(shè)計(jì)。　　
關(guān)鍵字：賽普拉斯交換機(jī) SRAM