在不斷發(fā)展的計算領域，英特爾的“軟件定義超級核”專利申請 （EP 4 579 444 A1） 代表了一種在不僅依賴硬件擴展的情況下增強處理器性能的突破性方法。這項創(chuàng)新于 2024 年 11 月提交，并于 2023 年 12 月在美國申請中優(yōu)先提交，解決了傳統高性能內核的低效率問題，傳統高性能內核通常通過頻率渦輪增壓來犧牲能源效率來換取速度。通過將多個內核虛擬融合成一個“超級內核”，英特爾提出了一種混合軟硬件解決方案，聚合每周期指令數 （IPC） 功能，實現節(jié)能、高性能計算。本文探討了軟件定義超級核 （SDC） 的概念、機制、優(yōu)勢和影響，重點介紹了它們如何改變現代處理器。

該專利的背景凸顯了處理器設計中持續(xù)存在的挑戰(zhàn)。高 IPC 內核雖然功能強大，但在很大程度上依賴于工藝技術節(jié)點擴展，這變得越來越困難和昂貴。更大的內核還會減少總體內核數量，從而限制多線程性能?；旌霞軜嫞缁旌闲阅芎托蕛群说募軜?，試圖平衡單線程 （ST） 和多線程 （MT） 需求，但需要設計和驗證具有固定比率的多種內核類型。英特爾的 SDC 通過從相鄰的物理內核（通常屬于同一類，例如效率或性能內核）創(chuàng)建虛擬超級內核來規(guī)避這些問題，這些內核并行執(zhí)行單線程程序的部分內容，同時在報廢時保持原始程序順序。這給作系統 （OS） 和應用程序帶來了一個更大的內核的錯覺，將性能提升與物理硬件擴展解耦。

SDC 的核心是通過協同的軟件和硬件框架運行。該軟件組件可能集成到即時 （JIT） 編譯器、靜態(tài)編譯器甚至傳統二進制文件中，將單線程程序拆分為指令段，每個指令段通常約 200 條指令。流控制指令，例如檢查“蟲洞地址”（用于內核間通信的保留內存空間）的條件跳轉，引導執(zhí)行：一個內核處理奇數段，另一個內核處理偶數段。同步作可確保按順序停用，“同步加載”和“同步存儲”強制執(zhí)行全局順序。常駐加載和常駐存儲處理寄存器依賴關系，通過特殊內存位置傳輸必要的數據，而不會產生過多的開銷（估計不到 5%）。對于非線性代碼，如分支或循環(huán)，間接分支或蟲洞循環(huán)指令使用預測目標或存儲的程序計數器來動態(tài)地重新引導內核來保持并行性。

硬件支持很少但至關重要，主要是通過 SDC 接口增強內存執(zhí)行單元 （MEU）。這些接口使用共享的“蟲洞”地址空間來管理負載存儲排序、內核間轉發(fā)和監(jiān)聽，以實現快速數據傳輸。內核可以共享緩存或獨立運行，但系統保證內存排序和架構完整性。作系統起著關鍵作用，根據硬件引導計劃 （HGS） 建議預配核心，在有益時將線程遷移到 SDC 模式（例如，對于高 IPC 階段），并在條件發(fā)生變化時恢復，例如分支錯誤預測增加或系統負載需要更多獨立核心。

SDC 的好處是多方面的。通過允許更長的渦輪突發(fā)或在較低電壓下運行來提高能效，因為聚合 IPC 減少了對頻率縮放的需求。靈活性是一個關鍵優(yōu)勢：平臺可以在高意法半導體性能（通過超級內核）和高 MT 吞吐量（通過單個內核）之間動態(tài)調整，從而適應沒有固定硬件比率的工作負載。與以前的多線程分解不同，復制會產生 25-40% 的指令開銷，SDC 最大限度地減少冗余，專注于顯式依賴關系。這可以使高性能計算民主化，減少對先進工藝節(jié)點的依賴，并實現數據中心、移動設備和人工智能加速器的可擴展設計。

然而，挑戰(zhàn)依然存在。實現需要精確的軟件拆分，以最大限度地減少通信開銷，并且硬件添加雖然很小，但必須驗證可靠性。提到了通過二進制轉換與各種指令集架構 （ISA） 的兼容性，但實際部署可能會面臨作系統集成障礙。

總之，英特爾的軟件定義超級核心專利預示著向以軟件為中心的處理器發(fā)展的范式轉變。通過將虛擬融合與高效的核心間通信相結合，SDC 有望彌合性能需求和硬件限制之間的差距，培育更具適應性、更高效的計算系統。隨著技術節(jié)點趨于穩(wěn)定，此類創(chuàng)新可能會定義處理器的下一個時代，為從人工智能到日常計算的應用提供前所未有的活力。