比利時(shí) imec（比利時(shí)微電子研究中心）與根特大學(xué)（Ghent University）宣布，300 毫米硅晶圓上成功外延生長 120 層 Si / SiGe 疊層結(jié)構(gòu)，為推動(dòng) 3D DRAM 的重要突破。

論文發(fā)表于《Journal of Applied Physics》。傳統(tǒng) DRAM 制程縮小至 10 納米級(jí)以下，電容體積不斷縮小，導(dǎo)致電荷保存更困難、漏電問題加劇，業(yè)界普遍認(rèn)為平面微縮已逼近極限。若要滿足 AI 與高效能運(yùn)算（HPC）龐大的存儲(chǔ)需求，未來勢(shì)必要借由「垂直堆疊」提升密度，概念與邏輯芯片的環(huán)繞閘極（GAA）類似，3D 結(jié)構(gòu)設(shè)計(jì)突破既有限制。

雖然 HBM（高頻寬存儲(chǔ)）也常稱為 3D 存儲(chǔ)，但嚴(yán)格來說，屬于芯片堆疊式 DRAM ：先制造多顆 2D DRAM 晶粒，再以 TSV（硅穿孔）互連組合，本質(zhì)上仍是 2D。真正的 3D DRAM 是像 3D NAND Flash，單一芯片內(nèi)直接把存儲(chǔ)單元沿 Z 軸方向垂直堆疊。

想象一下，用數(shù)百片非常薄、略有不同的材料薄片建造一座塔，每片薄片都會(huì)自行彎曲或變形。這正是比利時(shí)微電子研究中心 (IMEC) 和根特大學(xué)的研究人員在 300 毫米晶圓上交替生長 120 層硅 (Si) 和硅鍺 (SiGe) 材料時(shí)所取得的成果——這是邁向三維 DRAM 的關(guān)鍵一步。乍一看，這聽起來像是在疊紙，但實(shí)際上，這更像是用自然會(huì)分裂的材料來平衡一座紙牌屋。

過去，由于硅與硅鍺（SiGe）晶格不匹配，一旦層數(shù)過多就容易出現(xiàn)缺陷，難以突破數(shù)十層瓶頸。這就像試圖堆疊一副牌，其中每一張牌都比第一張稍大——如果不仔細(xì)對(duì)齊，堆疊就會(huì)彎曲并倒塌。用半導(dǎo)體術(shù)語來說，這些「倒塌」表現(xiàn)為失配位錯(cuò)，這些微小的缺陷可能會(huì)損害存儲(chǔ)芯片的性能。這次 imec 團(tuán)隊(duì)加入碳元素，就像層與層之間涂一層「隱形黏膠」，有效緩解應(yīng)力（stress），展現(xiàn)穩(wěn)定性。

為了解決這個(gè)問題，團(tuán)隊(duì)精心調(diào)整了硅鍺層中的鍺含量，并嘗試添加碳，碳就像一種微妙的膠水，可以緩解應(yīng)力。他們還在沉積過程中保持了極其均勻的溫度，因?yàn)榉磻?yīng)堆中即使是微小的熱點(diǎn)或冷點(diǎn)也可能導(dǎo)致生長不均勻。

該工藝本身采用先進(jìn)的外延沉積技術(shù)，就像用氣體繪畫一樣。硅烷和鍺烷（含硅和鍺的氣體）在晶圓表面分解，留下精確的納米薄層?？刂泼繉拥暮穸取⒊煞趾途鶆蛐灾陵P(guān)重要；即使是微小的偏差也會(huì)在整個(gè)堆疊中傳播，從而放大缺陷。

那么，為什么要付出這么多努力呢？在傳統(tǒng)的 DRAM 中，存儲(chǔ)單元是平面布局的，這限制了密度。而垂直堆疊（3D）則可以在相同的占用空間內(nèi)容納更多的存儲(chǔ)單元，從而在不增大芯片尺寸的情況下提高存儲(chǔ)容量。成功構(gòu)建 120 個(gè)雙層結(jié)構(gòu)表明垂直擴(kuò)展是可以實(shí)現(xiàn)的，這將使我們更接近下一代高密度存儲(chǔ)設(shè)備。

想象一下，每一層雙層結(jié)構(gòu)就像摩天大樓的一層，如果其中一層錯(cuò)位，整棟樓就會(huì)變得不穩(wěn)定。通過控制應(yīng)變并保持各層結(jié)構(gòu)均勻，研究人員有效地建造了一座由硅和硅鍺組成的納米級(jí)摩天大樓，每單位面積可容納數(shù)千個(gè)存儲(chǔ)單元。

其影響遠(yuǎn)不止內(nèi)存芯片。精確多層結(jié)構(gòu)的生長技術(shù)可以推動(dòng) 3D 晶體管、堆疊邏輯器件，甚至量子計(jì)算架構(gòu)的發(fā)展，在這些架構(gòu)中，原子級(jí)層特性的控制至關(guān)重要。三星已經(jīng)將 3D DRAM 列入其發(fā)展規(guī)劃，甚至為此設(shè)立了專門的研發(fā)機(jī)構(gòu)。

此外，該研究與正在進(jìn)行的柵極環(huán)繞場效應(yīng)晶體管（GAAFET）和互補(bǔ)場效應(yīng)晶體管（CFET）技術(shù)開發(fā)工作相一致。這些先進(jìn)的晶體管架構(gòu)得益于外延生長技術(shù)對(duì)材料特性的精確控制，從而能夠制造出更小、更強(qiáng)大的晶體管，這對(duì)于電子設(shè)備的持續(xù)小型化至關(guān)重要。

團(tuán)隊(duì)指出，成果證明 3D DRAM 材料層級(jí)具可行性。應(yīng)力控制與制程最佳化逐步成熟，將來 3D DRAM 有望像 3D NAND 走向商用化，使 AI 與數(shù)據(jù)中心容量與能效都更高。

總而言之，這不僅僅是你所知的硅片堆疊；它基于原子張力的工程順序，創(chuàng)造出自然界本身難以產(chǎn)生的結(jié)構(gòu)。對(duì)于內(nèi)存技術(shù)而言，正如我們每次談到新突破時(shí)所說的那樣，這是一個(gè)里程碑，它可能會(huì)重塑芯片的設(shè)計(jì)方式，使其比以往任何時(shí)候都更密集、更快、更可靠。