cadence.spb.15.2. 文章最新資訊

Cadence為復(fù)雜的FPGA/ASIC設(shè)計(jì)提高驗(yàn)證效率

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司,今天宣布在幫助ASIC與FPGA設(shè)計(jì)者們提高驗(yàn)證效率方面取得最新重大進(jìn)展。加上對(duì)最新Accellera Universal Verification Methodology (UVM) 1.0業(yè)界標(biāo)準(zhǔn)的全面支持，600多種新功能擴(kuò)展了指標(biāo)驅(qū)動(dòng)型驗(yàn)證(MDV)的范圍，幫助工程師實(shí)現(xiàn)更快、更全面的驗(yàn)證閉合與硅實(shí)現(xiàn)。　　
關(guān)鍵字： Cadence FPGA

MRF24J40運(yùn)用于IEEE802.15.4無線收發(fā)電路設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： MRF24J40 IEEE802.15.4 無線收發(fā)電路印制電路板

基于MRF24J40的IEEE802.15.4無線收發(fā)器電路設(shè)計(jì)

　1 IEEE802.15.4收發(fā)器芯片MRF24J40　　IEEE802.15.4 無線收發(fā)器MRF24J40芯片內(nèi)部包含有SPI接口、控制寄存器、MAC模塊、PHY驅(qū)動(dòng)器四個(gè)主要的功能模塊，支持 IEEE802.15.4，MiWiTM，ZigBee等協(xié)議，工作在2.405～2.48
關(guān)鍵字：收發(fā)器電路設(shè)計(jì) 無線 IEEE802.15.4 MRF24J40 基于

中芯國際采用Cadence公司 DFM 和低功耗硅技術(shù)

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司，今天宣布中國最大的半導(dǎo)體晶圓廠中芯國際集成電路制造有限公司，已經(jīng)將Cadence? Silicon Realization產(chǎn)品作為其65納米參考流程4.1版本(Reference Flow 4.1)可制造性設(shè)計(jì)(DFM)以及低功耗技術(shù)的核心。以Cadence Encounter Digital Implementation System為基礎(chǔ)，兩家公司合作為65納米系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)提供了一個(gè)完整的端到端的Silicon Realiza
關(guān)鍵字：中芯國際 Cadence 65納米

ZigBee基本技術(shù)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： ZigBee IEEE802.15.4 基礎(chǔ)知識(shí) 控制網(wǎng)絡(luò)

中芯國際采用Silicon Realization 技術(shù)構(gòu)建其65納米參考流程

　　Cadence 設(shè)計(jì)系統(tǒng)公司12月6日宣布，中國最大的半導(dǎo)體晶圓廠中芯國際集成電路制造有限公司已經(jīng)將CadenceR Silicon Realization 產(chǎn)品作為其65納米參考流程4.1版本(Reference Flow 4.1)可制造性設(shè)計(jì)(DFM)以及低功耗技術(shù)的核心。以 Cadence Encounter Digital Implementation System 為基礎(chǔ)，兩家公司合作為65納米系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)提供了一個(gè)完整的端到端的 Silicon Realization 流程。
關(guān)鍵字： Cadence 晶圓可制造性設(shè)計(jì)

Cadence劉國軍：65nm及以下芯片設(shè)計(jì)要破傳統(tǒng)

　　幾年前，65nm芯片設(shè)計(jì)項(xiàng)目已經(jīng)在中國陸續(xù)開展起來。中國芯片設(shè)計(jì)企業(yè)已逐步具備65nm芯片的設(shè)計(jì)能力。同時(shí)，由于65nm與以往更大特征尺寸的設(shè)計(jì)項(xiàng)目確實(shí)有很大不同，因此，對(duì)一些重要環(huán)節(jié)需要產(chǎn)業(yè)上下游共同關(guān)注。　　關(guān)注一如何確保IP質(zhì)量　　雖然IP問題與65nm芯片設(shè)計(jì)并不直接相關(guān)，由于他們的一些客戶在實(shí)際設(shè)計(jì)項(xiàng)目中遇到的比較大的問題之一就是IP質(zhì)量問題，因此應(yīng)該引起業(yè)界的關(guān)注。　　隨著芯片設(shè)計(jì)采用更先進(jìn)的工藝技術(shù)，芯片規(guī)模越來越大，對(duì)IP的需求越來越多。　　目前不同IP來源，不同代工
關(guān)鍵字： Cadence 芯片 65nm

Cadence與ARM合作開發(fā)ARM優(yōu)化型系統(tǒng)實(shí)現(xiàn)方案

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司今天宣布拓展其與ARM的合作關(guān)系，為ARM處理器開發(fā)一個(gè)優(yōu)化的系統(tǒng)實(shí)現(xiàn)解決方案，將實(shí)現(xiàn)端到端的流程，包括一個(gè)全套的可互用型工具、ARM® 處理器和實(shí)體IP、內(nèi)置Linux到GDSII的方法學(xué)與服務(wù)。為了加快該解決方案的采用，Cadence將會(huì)提供完善的補(bǔ)充材料，如指南手冊(cè)與學(xué)習(xí)材料，包括兩本方法學(xué)參考書，并拓展服務(wù)、方法學(xué)與培訓(xùn)機(jī)構(gòu)的生態(tài)系統(tǒng)。　　“軟件復(fù)雜性的不斷攀升驅(qū)使系統(tǒng)成本的提升，業(yè)界領(lǐng)先企業(yè)需要聯(lián)合起來，提供可靠而節(jié)約
關(guān)鍵字： Cadence 電子設(shè)計(jì) ARM

國民技術(shù)選擇Cadence作為先進(jìn)工藝系統(tǒng)SOC設(shè)計(jì)的優(yōu)選供應(yīng)商

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司今天宣布，中國領(lǐng)先的無工廠IC設(shè)計(jì)企業(yè)國民技術(shù)股份有限公司在對(duì)Cadence® Virtuoso®、Encounter®、以及系統(tǒng)級(jí)封裝(SiP)技術(shù)進(jìn)行了縝密的評(píng)估后，認(rèn)為Cadence技術(shù)和方法學(xué)的強(qiáng)大組合，可幫助國民技術(shù)更好地實(shí)現(xiàn)在先進(jìn)工藝條件下，復(fù)雜的系統(tǒng)級(jí)SOC的高品質(zhì)設(shè)計(jì)。寄予這樣的評(píng)估國民技術(shù)選擇Cadence公司作為公司設(shè)計(jì)的EDA優(yōu)選供應(yīng)商，應(yīng)用其EDA軟件開發(fā)安全、通信電子市場(chǎng)尖端的系統(tǒng)級(jí)芯片(SoC)。國
關(guān)鍵字： Cadence IC設(shè)計(jì) Virtuoso Encounter

Cadence針對(duì)28納米工藝為TSMC模擬/混合信號(hào)設(shè)計(jì)參考流程1.0版提供廣泛支持

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)導(dǎo)廠商Cadence設(shè)計(jì)系統(tǒng)公司今天宣布，支持臺(tái)灣積體電路制造股份有限公司 (以下簡稱TSMC) 模擬/混合信號(hào)(以下簡稱AMS)設(shè)計(jì)參考流程1.0版，以實(shí)現(xiàn)先進(jìn)的28納米工藝技術(shù)。Cadence與TSMC在這項(xiàng)全新設(shè)計(jì)參考流程上的合作，將可協(xié)助促進(jìn)高級(jí)混合信號(hào)設(shè)計(jì)的上市時(shí)間，幫助降低在設(shè)計(jì)基礎(chǔ)架構(gòu)的多余投資，并提高投資回報(bào)率。　　“與Cadence之間的合作伙伴關(guān)系，是客戶實(shí)現(xiàn)高級(jí)模擬/混合信號(hào)設(shè)計(jì)成功不可或缺的一環(huán)，”TSMC設(shè)計(jì)方法與服務(wù)行銷副處長T
關(guān)鍵字： Cadence 28納米混合信號(hào)

面向新型消費(fèi)應(yīng)用的IEEE 802.15.4 ZigBee

新興的基于802.15.4的超低功耗無線網(wǎng)絡(luò)的開發(fā)有望引起消費(fèi)電子產(chǎn)業(yè)的革命：新產(chǎn)品、新特性、新的聯(lián)網(wǎng)家庭，而且可能無須電池。
關(guān)鍵字： 802.15.4 ZigBee IEEE 應(yīng)用新型消費(fèi) 面向

4個(gè)數(shù)據(jù)位可衰減0~15DB的可編程衰減器

電路的功能大多數(shù)電子設(shè)備通常都需要可變?cè)鲆娣糯笃?。在低頻用改變OP放大器反饋度的辦法便可構(gòu)成具有任意增益的可變?cè)鲆娣糯笃鳎贿^采用這種方法，因開環(huán)頻率特性不變，一旦提高增益，高頻特性就會(huì)發(fā)生變化，如果再
關(guān)鍵字： 15 DB 數(shù)據(jù) 可編程

用1進(jìn)制數(shù)據(jù)選定0~15倍增益的編程放大器

電路的功能音響及通信電路中使用的放大器的增益以分貝為單位這有其合理的一面，但在測(cè)量電路中，則用*1，*2，*5，*5，......這樣的倍數(shù)表示。示波器和記錄儀用的放大器就是其代表。在記錄紙上記錄數(shù)據(jù)時(shí)，增益量如不
關(guān)鍵字： 15 進(jìn)制編程放大器

Cadence PCB設(shè)計(jì)仿真技術(shù)

Cadence PCB設(shè)計(jì)仿真技術(shù)提供了一個(gè)全功能的模擬仿真器，并支持?jǐn)?shù)字元件幫助解決幾乎所有的設(shè)計(jì)挑戰(zhàn)，從高頻系統(tǒng)到低功耗IC設(shè)計(jì)，這個(gè)強(qiáng)大的仿真引擎可以容易地同各個(gè)Cadence PCB原理圖輸入工具結(jié)合，加速了上市時(shí)間
關(guān)鍵字： Cadence PCB 仿真技術(shù)

Cadence使用最新開放型綜合平臺(tái)加快SoC實(shí)現(xiàn)，降低成本

　　Cadence設(shè)計(jì)系統(tǒng)公司今天發(fā)布Cadence Open Integration Platform，該平臺(tái)能夠顯著降低SoC開發(fā)成本，提高質(zhì)量并加快生產(chǎn)進(jìn)度。Cadence Open Integration Platform是支持其新一代應(yīng)用驅(qū)動(dòng)式開發(fā)的EDA360愿景的一個(gè)關(guān)鍵支柱，包含公司自身及其產(chǎn)業(yè)鏈參與者提供的面向集成而優(yōu)化的IP、全新Cadence Integration Design Environment 以及按需集成服務(wù)。Cadence混合信號(hào)(模擬與數(shù)字)設(shè)計(jì)、驗(yàn)證與實(shí)現(xiàn)產(chǎn)品與解決
關(guān)鍵字： Cadence SoC EDA