asic ip核文章最新資訊

MathWorks通過(guò)Universal Verification Methodology (UVM)支持加快FPGA和ASIC驗(yàn)證速度

MathWorks?近日宣布，HDL Verifier?從現(xiàn)已上市的?Release 2019b?開始提供對(duì)?Universal Verification Methodology (UVM)?的支持。HDL Verifier?能夠讓開發(fā) FPGA 和 ASIC 設(shè)計(jì)的設(shè)計(jì)驗(yàn)證工程師直接從 Simulink?模型生成 UVM 組件和測(cè)試平臺(tái)，并在支持 UVM 的仿真器（比如來(lái)自 Synopsys、Cadence 和 Mentor
關(guān)鍵字： UVM ASIC

Vision HDL Toolbox功能增加，適用于高達(dá)8k分辨率的幀尺寸和高幀率視頻

MathWorks近日宣布，隨著?2019b 發(fā)行版的 MATLAB?和?Simulink?產(chǎn)品系列最近上市，Vision HDL Toolbox提供對(duì)在 FPGA?上處理高幀率?(HFR)?和高分辨率視頻的原生多像素流處理支持。視頻、圖像處理和 FPGA 設(shè)計(jì)工程師在處理 240fps 或更高分辨率的 4k?或 8k?視頻時(shí)可以加快權(quán)衡表現(xiàn)和實(shí)現(xiàn)的探索和仿真速度。為幫助實(shí)時(shí)處理工業(yè)檢測(cè)、醫(yī)學(xué)成像以及情報(bào)、監(jiān)控、和偵
關(guān)鍵字： ASIC 視覺系統(tǒng)

具有突破性、可擴(kuò)展、直觀易用的上電時(shí)序系統(tǒng)可加快設(shè)計(jì)和調(diào)試速度

簡(jiǎn)介各行各業(yè)的電子系統(tǒng)都變得越來(lái)越復(fù)雜，這已經(jīng)不是什么秘密。至于這種復(fù)雜性如何滲透到電源設(shè)計(jì)中，卻不是那么明顯。例如，功能復(fù)雜性一般通過(guò)使用ASIC、FPGA和微處理器來(lái)解決，在更小的外形尺寸中融入更豐富的應(yīng)用特性。這些設(shè)備向電源系統(tǒng)提供不同的數(shù)字負(fù)載，要求使用不同功率等級(jí)的多種電壓軌，每一種都具有高度個(gè)性化的電壓軌容差。同樣，正確的電源開啟和關(guān)斷時(shí)序也很重要。隨著時(shí)間推移，電路板上電壓軌的數(shù)量成倍增加，使得電源系統(tǒng)的時(shí)序設(shè)計(jì)和調(diào)試變得更加復(fù)雜?？蓴U(kuò)展性應(yīng)用電路板所需的電壓軌數(shù)量與電路板的復(fù)雜度緊密關(guān)聯(lián)。
關(guān)鍵字： ASIC FPGA

智原系統(tǒng)單芯片ASIC設(shè)計(jì)接量連續(xù)三年倍數(shù)增長(zhǎng)

ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售廠商智原科技9月18日發(fā)布其系統(tǒng)單芯片(SoC)設(shè)計(jì)案數(shù)量已連續(xù)三年倍增，其中以28納米與40納米工藝為主；相較于先進(jìn)工藝，這兩個(gè)工藝的進(jìn)入商業(yè)門坎較低，相對(duì)應(yīng)的IP布局完整且低風(fēng)險(xiǎn)，為客戶提供更具競(jìng)爭(zhēng)力的SoC成本優(yōu)勢(shì)。
關(guān)鍵字： ASIC 智原科技 SoC

挖礦ASIC訂單起死回生后段封測(cè)守穩(wěn)每季短單

封測(cè)業(yè)者證實(shí)電子加密貨幣挖礦ASIC確實(shí)有每個(gè)季度的封測(cè)短單需求竄出，但展望中長(zhǎng)期前景卻審慎保守以對(duì)。
關(guān)鍵字：日月光投控封測(cè) ASIC 虛擬貨幣

一塊芯片開發(fā)成本或需2500萬(wàn)美元，AI芯片企業(yè)融資夠嗎？

目前市場(chǎng)上對(duì)于AI芯片沒有明確定義，一般認(rèn)為，AI芯片即為面向人工智能應(yīng)用的芯片。常見的芯片底層架構(gòu)有四種：CPU、GPU、FPGA和ASIC。但是CPU是個(gè)萬(wàn)能邏輯芯片，不適用于執(zhí)行AI任務(wù)，不論用在訓(xùn)練或是推論的任務(wù)，性能表現(xiàn)都太差，因此學(xué)界轉(zhuǎn)而使用GPU，也就是英偉達(dá)的芯片，英偉達(dá)的GPU曾經(jīng)在計(jì)算機(jī)視覺領(lǐng)域的盛事——ImageNet競(jìng)賽中獲勝。
關(guān)鍵字： ASIC AI

為我國(guó)集成電路產(chǎn)業(yè)打下強(qiáng)芯劑，中試基地打通科研成果到產(chǎn)業(yè)化最后一公里

　　近年來(lái)，“中試基地”在力促創(chuàng)新的各地政策中出現(xiàn)的頻率越來(lái)越高，也成為多地政府工作的重點(diǎn)，例如北京經(jīng)濟(jì)技術(shù)開發(fā)區(qū)就提出要重點(diǎn)培育集成電路IP設(shè)計(jì)等10個(gè)產(chǎn)業(yè)中試基地?！　∮捎诳萍汲晒c產(chǎn)業(yè)化市場(chǎng)“距離”甚遠(yuǎn)，中試基地便應(yīng)運(yùn)而生。中試基地可以對(duì)科技成果進(jìn)行二次開發(fā)，并可模擬實(shí)際生產(chǎn)工況來(lái)驗(yàn)證，極大地促進(jìn)科技成果向經(jīng)濟(jì)市場(chǎng)轉(zhuǎn)化。甚至有數(shù)據(jù)顯示，科技成果經(jīng)過(guò)中試驗(yàn)證后，轉(zhuǎn)化成功率可達(dá)50%～80%，而未經(jīng)過(guò)中試基地驗(yàn)證的，其轉(zhuǎn)化成功率低于30%。　　我國(guó)中試基地起源于20世紀(jì)90年代初，當(dāng)時(shí)主要依托科研院所成
關(guān)鍵字：集成電路 ASIC

基于ARM Cortex-M3的SoC系統(tǒng)設(shè)計(jì)

本項(xiàng)目實(shí)現(xiàn)了一種基于CM3內(nèi)核的SoC，并且利用該SoC實(shí)現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)獲取、溫度傳感器數(shù)據(jù)獲取及數(shù)據(jù)顯示等功能。在Keil上進(jìn)行軟件開發(fā)，通過(guò)ST-LINK/V2調(diào)試器進(jìn)行調(diào)試，調(diào)試過(guò)程系統(tǒng)運(yùn)行正常。在Quartus-II上進(jìn)行Verilog HDL的硬件開發(fā)設(shè)計(jì)，并進(jìn)行IP核的集成，最后將生成的二進(jìn)制文件下載到FPGA開發(fā)平臺(tái)。該系統(tǒng)使用AHB總線將CM3內(nèi)核與片內(nèi)存儲(chǔ)器和GPIO進(jìn)行連接，使用APB總線連接UART、定時(shí)器、看門狗等外設(shè)。
關(guān)鍵字： FPGA IP核 Cortex-M3 SoC 201902

ASIC開發(fā)流程一覽，全是干貨

　　最近收拾書架，翻出一張多年以前的ASIC項(xiàng)目開發(fā)流程圖，一起回顧一下。典型的瀑布式開發(fā)流程：　　　　以算法設(shè)計(jì)為主導(dǎo)　　算法C代碼手工轉(zhuǎn)換為RTL　　RTL與算法C代碼生成的測(cè)試向量對(duì)比進(jìn)行驗(yàn)證　　依賴FPGA做大量實(shí)時(shí)、現(xiàn)場(chǎng)測(cè)試　　適合通信信號(hào)處理，音視頻處理產(chǎn)品　　1. 算法預(yù)研　　確定了產(chǎn)品方向之后，算法工程師開始進(jìn)行調(diào)研?！　∫獙W(xué)習(xí)研究行業(yè)內(nèi)最新的研究成果、論文，提出創(chuàng)造性的方法來(lái)獲得最好的性能。要使用真實(shí)的測(cè)試數(shù)據(jù)和仿真結(jié)果進(jìn)行評(píng)估。最終交付為算法描述的C語(yǔ)言源碼。　　算法調(diào)研結(jié)束后需要進(jìn)行
關(guān)鍵字： ASIC FPGA

基于FPGA的橢圓曲線加密設(shè)計(jì)

　　摘要：橢圓曲線加密是一種目前已知的所有公鑰密碼體制中能夠提供最高比特強(qiáng)度的一種公鑰體制。在FPGA實(shí)現(xiàn)橢圓曲線加密系統(tǒng)時(shí)，基于GF(2)的多項(xiàng)式有限域中的乘法、求逆運(yùn)算是其中的兩大難點(diǎn)。本文提供了一種橢圓曲線加密的FPGA實(shí)現(xiàn)的結(jié)構(gòu)，著重討論了基于GF(2)的多項(xiàng)式有限域中的乘法、求逆運(yùn)算的實(shí)現(xiàn)，并與軟件實(shí)現(xiàn)的性能進(jìn)行了比較?！　〖用艿陌踩浴　臄?shù)論的角度來(lái)說(shuō)，任何公鑰密碼系統(tǒng)都建立在一個(gè)NP(無(wú)法處理的問題)的基礎(chǔ)上，即對(duì)于特定的問題，沒有辦法找到一個(gè)多項(xiàng)式時(shí)間算法求解該問題。一般求解此類
關(guān)鍵字： FPGA ASIC

國(guó)內(nèi)存儲(chǔ)芯片迎來(lái)最好的發(fā)展時(shí)機(jī)

存儲(chǔ)關(guān)乎安全，基于自主可控的需求才是政策強(qiáng)推的根本原因，而目前我國(guó)儲(chǔ)芯片空白，幾乎依賴進(jìn)口，信息安全形勢(shì)嚴(yán)峻，因此，我國(guó)必須強(qiáng)力推動(dòng)存儲(chǔ)芯片國(guó)產(chǎn)化的發(fā)展。
關(guān)鍵字： ASIC FPGA

手機(jī)芯片不是唯一，聯(lián)發(fā)科ASIC殺入新興專用領(lǐng)域

聯(lián)發(fā)科已經(jīng)在ASIC專用芯片領(lǐng)域已經(jīng)取得不俗的成績(jī)，并且業(yè)績(jī)還在持續(xù)增長(zhǎng)中，如此看來(lái)，聯(lián)發(fā)科的7納米沒有選擇手機(jī)而是進(jìn)入ASIC這樣的專用領(lǐng)域布局如今看來(lái)是非常正確的。
關(guān)鍵字：芯片聯(lián)發(fā)科 ASIC

Marvell在新加坡設(shè)立卓越運(yùn)營(yíng)中心加強(qiáng)對(duì)亞洲市場(chǎng)承諾

　　Marvell 公司日前宣布在新加坡設(shè)立卓越運(yùn)營(yíng)中心，該中心位于新加坡工業(yè)園核心地段——大成中心(Tai Seng Center)。Marvell公司在新加坡的業(yè)務(wù)歷經(jīng)二十多年的發(fā)展，已成為公司實(shí)現(xiàn)全球成功和可持續(xù)性成長(zhǎng)的重要組成部分。作為Marvell公司在亞太地區(qū)的總部，這一全新的運(yùn)營(yíng)中心將涵蓋包括分銷、采購(gòu)、質(zhì)量控制、研發(fā)、產(chǎn)品測(cè)試工程、銷售和客戶支持在內(nèi)的各種職責(zé)，還將對(duì)近期完成收購(gòu)的Cavium 公司員工進(jìn)行整合?！　arvell公司總裁兼CEO Matt Murphy (右五)出席新加坡
關(guān)鍵字： Marvell ASIC

Cadence發(fā)布首款面向AI語(yǔ)音及音頻處理優(yōu)化的DSP產(chǎn)品—Tensilica HiFi 5 DSP

HiFi 5 DSP將基于神經(jīng)網(wǎng)絡(luò)的語(yǔ)音識(shí)別算法性能提高達(dá)4倍楷登電子（美國(guó)Cadence公司，NASDAQ：CDNS）今日發(fā)布面向音頻和語(yǔ)音處理的Cadence? Tensilica?HiFi 5 DSP，是首款為高性能遠(yuǎn)場(chǎng)處理和人工智能語(yǔ)音識(shí)別處理量身優(yōu)化的IP核。對(duì)比HiFi 4 DSP，第五代HiFi DSP的音頻處理性能提高2倍，神經(jīng)網(wǎng)絡(luò)（NN）處理性能提高4倍，是數(shù)字家庭助手和車載娛樂系統(tǒng)語(yǔ)音控制用戶界面的理想選擇。隨著數(shù)字家庭助手普及度的快速上升，語(yǔ)音控制用戶界面已經(jīng)成為廠商開發(fā)創(chuàng)新消費(fèi)產(chǎn)品
關(guān)鍵字： HiFi 5 IP核

格芯宣布成立全資子公司Avera Semi，提供定制ASIC解決方案

　　格芯今日宣布成立全資子公司Avera Semiconductor LLC，致力于為各種應(yīng)用提供定制芯片解決方案。Avera Semi將充分利用與格芯的深厚聯(lián)系，提供14/12nm以及更成熟技術(shù)的ASIC產(chǎn)品，同時(shí)為客戶提供7nm及以下的新能力和替代代工工藝?！　vera Semi擁有無(wú)與倫比的ASIC專業(yè)知識(shí)傳承，充分利用世界一流團(tuán)隊(duì)，在過(guò)去25年中完成了2,000多項(xiàng)復(fù)雜設(shè)計(jì)。Avera Semi擁有850多名員工，年收入超過(guò)5億美元，14nm設(shè)計(jì)收入預(yù)計(jì)超過(guò)30億美元，具有十分顯著的優(yōu)勢(shì)，為客戶
關(guān)鍵字：格芯 ASIC