asic ip核文章最新資訊

浮點(diǎn)矩陣相乘IP核并行改進(jìn)的設(shè)計(jì)與實(shí)現(xiàn)

基于A(yíng)ltera浮點(diǎn)IP核實(shí)現(xiàn)浮點(diǎn)矩陣相乘運(yùn)算時(shí)，由于矩陣階數(shù)的增大，造成消耗的器件資源雖增加但系統(tǒng)性能反而下降的問(wèn)題，針對(duì)現(xiàn)有IP核存在數(shù)據(jù)加載不連貫、存儲(chǔ)帶寬不均勻的不足，提出采用并行化數(shù)據(jù)存儲(chǔ)、依據(jù)查找表加載數(shù)據(jù)和處理數(shù)據(jù)的方式對(duì)IP核進(jìn)行改進(jìn)。然后將改進(jìn)的浮點(diǎn)矩陣運(yùn)算在FPGA中實(shí)現(xiàn)，經(jīng)過(guò)Quartus、Matlab軟件聯(lián)合仿真并進(jìn)行結(jié)果比對(duì)，其誤差不超過(guò)萬(wàn)分之一，且節(jié)省了器件資源、提升了系統(tǒng)性能。仿真結(jié)果表明該設(shè)計(jì)可行，有利于提高諸多高性能領(lǐng)域浮點(diǎn)矩陣的運(yùn)算速度。
關(guān)鍵字： IP核浮點(diǎn)矩陣運(yùn)算存儲(chǔ)方式

基于SoPC架構(gòu)的四通道SSI通信控制器

采用VHDL硬件描述語(yǔ)言，以Xilinx公司的FPGA為設(shè)計(jì)平臺(tái)，設(shè)計(jì)實(shí)現(xiàn)了以開(kāi)源軟核MC8051為核心的控制單元，控制4路SSI協(xié)議模塊的SoPC架構(gòu)的通信控制器，并對(duì)通信控制器進(jìn)行了功能仿真與驗(yàn)證。該控制器可靈活進(jìn)行IP核模塊擴(kuò)展，并可作為外圍處理機(jī)與TI公司TMS320C6000系列DSP進(jìn)行互連通信，將慢速串行通信任務(wù)進(jìn)行分離，從而減輕DSP的負(fù)擔(dān)，提高系統(tǒng)的整體性能。
關(guān)鍵字： IP核同步串行接口協(xié)議 SoPC架構(gòu)

基于IP核的數(shù)字電路綜合實(shí)驗(yàn)

目前IP core以及IP core的運(yùn)用是行業(yè)技術(shù)發(fā)展的一大趨勢(shì)。對(duì)EDA技術(shù)實(shí)驗(yàn)教學(xué)中的IP core的綜合運(yùn)用進(jìn)行了探討。所給出的例子都是利用Xilinx的ISE軟件,在其FPGA（SPARTAN3A and SPARTAN3AN系列）芯片上實(shí)現(xiàn)了的。文中所討論的基本要點(diǎn),對(duì)初學(xué)者如何理解設(shè)計(jì)重用和運(yùn)用IP core來(lái)進(jìn)行綜合型實(shí)驗(yàn)設(shè)計(jì)是有所幫助的。
關(guān)鍵字： IP核綜合實(shí)驗(yàn) EDA

獨(dú)立分量分析中NLPCA-RLS算法IP核的設(shè)計(jì)

為解決實(shí)時(shí)性盲信號(hào)分離的問(wèn)題,基于獨(dú)立分量分析的模型,設(shè)計(jì)出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對(duì)算法中用到的乘法器、查找表、狀態(tài)機(jī)等進(jìn)行建模,通過(guò)Quartus II綜合后在A(yíng)ltera FPGA器件中進(jìn)行硬件仿真。仿真實(shí)驗(yàn)分別采用人工生成的周期信號(hào)和真實(shí)的語(yǔ)音信號(hào)進(jìn)行驗(yàn)證。實(shí)驗(yàn)結(jié)果表明,該IP核能很好的完成瞬時(shí)混合模型中盲信號(hào)的分離,具有很強(qiáng)的實(shí)用性。
關(guān)鍵字： DSPBuilder IP核 FPGA

基于Nios II 的多功能數(shù)碼相框的設(shè)計(jì)與實(shí)現(xiàn)

介紹了基于Nios II 的多功能數(shù)碼相框的實(shí)現(xiàn)。系統(tǒng)基于Nios II處理器，設(shè)計(jì)用戶(hù)自定義模塊，構(gòu)建了靈活性高、可重配置的SoPC系統(tǒng)。設(shè)計(jì)自定義模塊控制LCM顯示；采用流水線(xiàn)方式設(shè)計(jì)JPEG解碼自定義模塊以提高解碼效率；根據(jù)SD協(xié)議設(shè)計(jì)SD卡控制器擴(kuò)展SD卡。實(shí)現(xiàn)了FAT16文件系統(tǒng)，便于對(duì)SD卡進(jìn)行文件管理及多平臺(tái)上的數(shù)據(jù)交換，并使用?滋C/OS-II操作系統(tǒng)簡(jiǎn)化軟件設(shè)計(jì)復(fù)雜度、提高系統(tǒng)穩(wěn)定性。最終實(shí)現(xiàn)可播放音頻并能顯示、縮放、旋轉(zhuǎn)圖像且?guī)в袌D像切換特效的多功能數(shù)碼相框。
關(guān)鍵字：雙線(xiàn)性插值縮放數(shù)碼相框 IP核

FPGA并行計(jì)算抽象接口的設(shè)計(jì)與實(shí)現(xiàn)

本設(shè)計(jì)為基于C語(yǔ)言開(kāi)發(fā)的程序開(kāi)發(fā)了一個(gè)FPGA的并行計(jì)算接口，凡是以C語(yǔ)言設(shè)計(jì)的程序，均可通過(guò)調(diào)用本設(shè)計(jì)的接口，把復(fù)雜的算法、數(shù)值處理交給FPGA芯片完成，在不需要程序員學(xué)習(xí)FPGA知識(shí)以及使用FPGA開(kāi)發(fā)工具的前提下，大大地減輕CPU的負(fù)荷以及從根本上提高了程序的執(zhí)行效率，是FPGA并行化應(yīng)用的一次全新嘗試。
關(guān)鍵字： IP核調(diào)度模塊 FPGA PCI設(shè)備驅(qū)動(dòng) Express總線(xiàn)

基于FPGA的3D圖像處理器IP核的實(shí)現(xiàn)

LCD顯示屏的應(yīng)用越來(lái)越廣，數(shù)量越來(lái)越多。LCD顯示屏應(yīng)用廣泛,無(wú)處不在。如家庭各種電器設(shè)備。更常見(jiàn)是用于各種公共場(chǎng)合如體育館、廣場(chǎng)等商業(yè)用途。給我們傳遞一種更為直觀(guān)、生動(dòng)的信息。從此我們的生活發(fā)生了巨大改變。巨大的應(yīng)用巨大的市場(chǎng)帶來(lái)了巨大的商機(jī)。基于FPGA的LCD顯示的3D影像是為了LCD顯示屏的信息量更多，滿(mǎn)足人需求。
關(guān)鍵字： IP核 3D圖像處理器 FPGA LCD Verilog

在選用FPGA進(jìn)行設(shè)計(jì)時(shí)如何降低功耗

傳統(tǒng)意義上，ASIC和CPLD是低功耗競(jìng)爭(zhēng)中當(dāng)仁不讓的贏(yíng)家。但是由于相對(duì)成本較高，且用戶(hù)對(duì)高端性能和額外邏輯的要求也越來(lái)越多，在低功耗應(yīng)用中使用CPLD正在失去優(yōu)勢(shì)。ASIC也面臨相同的風(fēng)險(xiǎn)。而例如FPGA這樣日益增長(zhǎng)的可編程半導(dǎo)體器件正逐步成為備受青睞的解決方案。
關(guān)鍵字：低功耗 ASIC CPLD 可編程半導(dǎo)體器件

基于FPGA的信息安全系統(tǒng)設(shè)計(jì)

本模塊采用xilinx公司的Spartan 3E系列XC3S500E型FPGA作為核心控制芯片，對(duì)采集到底模擬信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換后通過(guò)3DES算法進(jìn)行加密、然后通過(guò)網(wǎng)絡(luò)傳輸，再經(jīng)過(guò)解密算法解密出明文數(shù)據(jù)。
關(guān)鍵字：信息安全系統(tǒng) RAM IP核 FPGA 乒乓操作

可配置電源管理ASIC--當(dāng)今的系統(tǒng)黏合劑

上個(gè)世紀(jì)，在數(shù)字化思維主導(dǎo)設(shè)計(jì)領(lǐng)域時(shí)，系統(tǒng)是標(biāo)準(zhǔn)處理器，ASSP，模擬電路和黏合邏輯的混合物。“黏合邏輯”是通過(guò)小型和中型集成電路把不同數(shù)字芯片的協(xié)議和總線(xiàn)連在一起。為了降低成本實(shí)現(xiàn)一體化，“黏合邏輯”曾經(jīng)風(fēng)靡整個(gè)ASIC業(yè)。
關(guān)鍵字：集成電路 ASIC 電源管理

如何用C語(yǔ)言描述AES256加密算法最高效？

高級(jí)加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多應(yīng)用（諸如嵌入式系統(tǒng)中的應(yīng)用等）中日漸流行的密碼規(guī)范。
關(guān)鍵字： ASIC AES FPGA 嵌入式

MEMS麥克風(fēng)技術(shù)滿(mǎn)足音量市場(chǎng)的性能要求

隨著智能設(shè)備的迅猛發(fā)展，市場(chǎng)需要更高性能的麥克風(fēng)，而MEMS可以在緊湊的尺寸內(nèi)麥克風(fēng)提供高性能和保真度及可靠性，適用于便攜式設(shè)備。本文介紹了MEMS麥克風(fēng)的結(jié)構(gòu)和工作模式，并介紹了相關(guān)的MEMS麥克風(fēng)套件。
關(guān)鍵字： MEMS 麥克風(fēng) ASIC 201706

ASIC設(shè)計(jì)中不可忽視的幾大問(wèn)題

　　ASIC的復(fù)雜性不斷提高，同時(shí)工藝在不斷地改進(jìn)，如何在較短的時(shí)間內(nèi)開(kāi)發(fā)一個(gè)穩(wěn)定的可重用的ASIC芯片的設(shè)計(jì)，并且一次性流片成功，這需要一個(gè)成熟的ASIC的設(shè)計(jì)方法和開(kāi)發(fā)流程?！　”疚慕Y(jié)合NCverilog，DesignCompile，Astro等ASIC設(shè)計(jì)所用到的EDA軟件，從工藝獨(dú)立性、系統(tǒng)的穩(wěn)定性、復(fù)雜性的角度對(duì)比各種ASIC的設(shè)計(jì)方法，介紹了在編碼設(shè)計(jì)、綜合設(shè)計(jì)、靜態(tài)時(shí)序分析和時(shí)序仿真等階段經(jīng)常忽視的問(wèn)題以及避免的辦法，從而使得整個(gè)設(shè)計(jì)具有可控性?！　?nbsp; 　
關(guān)鍵字： ASIC

便攜式數(shù)據(jù)采集系統(tǒng)中ADC的選用指南

真實(shí)世界的應(yīng)用需要真實(shí)世界的物理連接，一般來(lái)說(shuō)，這意味著模擬信號(hào)要在系統(tǒng)內(nèi)的某處被數(shù)字化處理，以便于微處理器、ASIC或FPGA采集數(shù)據(jù)并做出決策?；具x用標(biāo)準(zhǔn)當(dāng)選擇一款模擬數(shù)字轉(zhuǎn)換器(ADC)時(shí)，大多數(shù)設(shè)計(jì)師似
關(guān)鍵字：模數(shù)轉(zhuǎn)換器 SPI ASIC ADC

基于CPLD的內(nèi)燃機(jī)車(chē)邏輯控制模塊的設(shè)計(jì)

作者：王曦王立德劉彪丁國(guó)君
0 引言?xún)?nèi)燃機(jī)車(chē)在實(shí)際應(yīng)用中仍占有很大的比重，比如在貨運(yùn)及調(diào)車(chē)運(yùn)轉(zhuǎn)方面發(fā)揮著重要的作用，且隨著科學(xué)技術(shù)的發(fā)展，對(duì)機(jī)車(chē)的可靠性，安全性及高效性提出了更高的要求。因此，基于
關(guān)鍵字：無(wú)觸點(diǎn)化 SOC 邏輯控制 IP核 CAN