asic ip核文章最新資訊

關(guān)于除法電路

　　除法，這個(gè)小學(xué)4年紀(jì)就開始學(xué)習(xí)和使用的方法卻一直是我這個(gè)ASIC工程師心中的痛。我一直在思考如何能找到一個(gè)簡(jiǎn)單(硬件資源少)而快捷(時(shí)鐘排數(shù)少)的通用除法電路?！　∑鋵?shí)簡(jiǎn)單的說(shuō)除法可以用迭代的減法來(lái)實(shí)現(xiàn)，但是對(duì)于硬件，這恐怕要花很多時(shí)間。我也一直沒(méi)有找到實(shí)現(xiàn)任意除法的好方法。但是對(duì)于某些除數(shù)固定的除法還是有一些辦法的?！　?)最容易想到的就是ROM查找表，但是ROM畢竟不是我們的目標(biāo)，雖然ROM有時(shí)是不錯(cuò)的方法?！　?)我開始仔細(xì)考慮這個(gè)問(wèn)題是在做264解碼時(shí)必須要處理QP的問(wèn)題。這是一個(gè)除以6的計(jì)算
關(guān)鍵字：除法電路 ASIC

Mentor Graphics Veloce VirtuaLAB增加針對(duì)領(lǐng)先網(wǎng)絡(luò)設(shè)計(jì)的下一代協(xié)議

　　2015年10月19日，Mentor Graphics公司今天宣布，推出支持25G、50G和100G以太網(wǎng)的Veloce® VirtuaLAB Ethernet環(huán)境。這種支持有助于實(shí)現(xiàn)今天正在創(chuàng)建的基于大規(guī)模以太網(wǎng)設(shè)計(jì)的高效的、基于仿真的驗(yàn)證。　　連接需求的激增對(duì)交換機(jī)和路由器設(shè)計(jì)的尺寸有著深遠(yuǎn)的影響，使之成為了今天開發(fā)的最大的IC設(shè)計(jì)。設(shè)計(jì)的絕對(duì)尺寸、早期發(fā)布的壓力，以及需要驗(yàn)證所有路徑，都推動(dòng)著將驗(yàn)證從模擬轉(zhuǎn)向基于仿真流程方法的轉(zhuǎn)變。　　Juniper Networks硅和系統(tǒng)工程
關(guān)鍵字： Mentor Graphics ASIC

揭秘：北斗衛(wèi)星國(guó)產(chǎn)芯片是怎樣煉成的

西昌發(fā)射的兩顆新一代北斗導(dǎo)航衛(wèi)星近日來(lái)成為國(guó)內(nèi)各方關(guān)注的焦點(diǎn)，在這兩顆衛(wèi)星和“遠(yuǎn)征一號(hào)”火箭上，不僅100%使用了中國(guó)自主開發(fā)的宇航CPU芯片，還承載著數(shù)據(jù)總線電路、轉(zhuǎn)換器、存儲(chǔ)器等大量其他國(guó)產(chǎn)芯片。據(jù)了解，這是中國(guó)衛(wèi)星第一次成體系地批量使用國(guó)產(chǎn)芯片。
關(guān)鍵字：北斗 ASIC

零基礎(chǔ)學(xué)FPGA （二十一）SOPC進(jìn)階，自定義AD轉(zhuǎn)換IP核設(shè)計(jì)全流程

　　今天帶大家來(lái)設(shè)計(jì)一個(gè)自定義的IP核，我們從最基本的做起，包括datasheet 的理解，設(shè)計(jì)的整體框架，AD轉(zhuǎn)換代碼的編寫，仿真，Avalon-MM總線接口的編寫，硬件系統(tǒng)還是基于上次的硬件系統(tǒng)，不過(guò)我們不再用altera給我們提供的IP核了，我們要自己做一個(gè)，有時(shí)候我們找不到他們提供的IP核，或者有些IP核是收費(fèi)的，這個(gè)時(shí)候我們就可以自己來(lái)編寫自己的IP，雖然沒(méi)有官方的那么標(biāo)準(zhǔn)，但是用來(lái)做一些實(shí)驗(yàn)還是沒(méi)什么問(wèn)題的。　　這次實(shí)驗(yàn)我用的是原來(lái)我那塊板子，因?yàn)槟菈K板子上有AD轉(zhuǎn)換芯片，而我們上次搭建的
關(guān)鍵字： SOPC IP核

FPGA實(shí)戰(zhàn)演練邏輯篇：FPGA與ASIC

　　拋開FPGA不提，大家一定都很熟悉ASIC。所謂ASIC，即專用集成電路(Application Specific Integrated Circuit)的簡(jiǎn)稱，電子產(chǎn)品中，它無(wú)所不在，還真是比FPGA普及得多得多。但是ASIC的功能相對(duì)固定，它是為了專一功能而生，希望對(duì)它進(jìn)行任何的功能和性能的改善往往是無(wú)濟(jì)于事的。打個(gè)淺顯的比喻，如圖1.2所示，如果說(shuō)ASIC是布滿鉛字的印刷品，那么FPGA就是可以自由發(fā)揮的白紙一張。(特權(quán)同學(xué)版權(quán)所有) 　　 ? 　　圖1.2 ASIC和FPG
關(guān)鍵字： FPGA ASIC

燦芯半導(dǎo)體協(xié)同CEVA及中芯國(guó)際共同開發(fā)物聯(lián)網(wǎng)ASIC平臺(tái)

　　國(guó)際領(lǐng)先的ASIC設(shè)計(jì)服務(wù)公司——燦芯半導(dǎo)體(上海)有限公司(以下簡(jiǎn)稱“燦芯半導(dǎo)體”)日前對(duì)外宣布，將與戰(zhàn)略合作伙伴們，包括中芯國(guó)際集成電路制造有限公司(以下簡(jiǎn)稱“中芯國(guó)際”)，共同開發(fā)全系列的IoT芯片平臺(tái)，提供可配置的芯片方案，目標(biāo)是為滿足中國(guó)在云架構(gòu)基礎(chǔ)上的對(duì)無(wú)線智能設(shè)備的龐大需求。　　基于與中芯國(guó)際的緊密戰(zhàn)略合作關(guān)系，燦芯半導(dǎo)體的IoT ASIC平臺(tái)，建立在中芯國(guó)際55nm低漏電(LL)、超低功耗(ULP)兩個(gè)具有嵌
關(guān)鍵字： ASIC IoT

可穿戴醫(yī)療半導(dǎo)體應(yīng)用方案

　　中國(guó)人口老齡化進(jìn)程正持續(xù)加快中：據(jù)聯(lián)合國(guó)2010年的世界人口展望，2010年中國(guó)60歲以上人口所占百分比為12.3%，預(yù)計(jì)到2030年將增至24.4%，到2050年甚至將達(dá)33.9%。同時(shí)，隨著人們生活水準(zhǔn)的提高，預(yù)期壽命越來(lái)越長(zhǎng)，將會(huì)更加注重醫(yī)療及保健，門診/家中保健將越來(lái)越普遍。而且，人口老齡化或許將催生更高的心臟病、糖尿病、氣喘的發(fā)病率，再加上中國(guó)政府計(jì)畫實(shí)現(xiàn)全民醫(yī)保等等，中國(guó)的醫(yī)療設(shè)備行業(yè)將會(huì)持續(xù)發(fā)展。　　目前中國(guó)醫(yī)療設(shè)備市場(chǎng)分散，且僅由少數(shù)大型醫(yī)療設(shè)備公司如邁瑞、金科威、歐姆龍等主導(dǎo)，市
關(guān)鍵字： ASIC 半導(dǎo)體

電子產(chǎn)品設(shè)計(jì)初期的EMC設(shè)計(jì)考慮

　　隨著產(chǎn)品復(fù)雜性和密集度的提高以及設(shè)計(jì)周期的不斷縮短，在設(shè)計(jì)周期的后期解決電磁兼容性(EMC)問(wèn)題變得越來(lái)越不切合實(shí)際。在較高的頻率下，你通常用來(lái)計(jì)算EMC的經(jīng)驗(yàn)法則不再適用，而且你還可能容易誤用這些經(jīng)驗(yàn)法則。結(jié)果，70% ~ 90%的新設(shè)計(jì)都沒(méi)有通過(guò)第一次EMC測(cè)試，從而使后期重設(shè)計(jì)成本很高，如果制造商延誤產(chǎn)品發(fā)貨日期，損失的銷售費(fèi)用就更大。為了以低得多的成本確定并解決問(wèn)題，設(shè)計(jì)師應(yīng)該考慮在設(shè)計(jì)過(guò)程中及早采用協(xié)作式的、基于概念分析的EMC仿真。　　較高的時(shí)鐘速率會(huì)加大滿足電磁兼容性需求的難度。在千
關(guān)鍵字： EMC ASIC

迎接可穿戴設(shè)備時(shí)代的設(shè)計(jì)挑戰(zhàn)

　　可穿戴電子設(shè)備對(duì)設(shè)計(jì)工程師提出了前所未有的挑戰(zhàn)—設(shè)計(jì)工程師需要在沒(méi)有專用芯片組或標(biāo)準(zhǔn)化架構(gòu)的情況下創(chuàng)建智能、緊湊和多功能的產(chǎn)品。由于專用芯片組(標(biāo)準(zhǔn)化架構(gòu))的缺失，設(shè)計(jì)工程師需要在可穿戴產(chǎn)品中使用為移動(dòng)和手持應(yīng)用設(shè)計(jì)的器件和互連技術(shù)。　　如何在兩個(gè)不相關(guān)的器件之間實(shí)現(xiàn)數(shù)字與模擬“鴻溝”的橋接是一個(gè)不小的設(shè)計(jì)挑戰(zhàn)，而這對(duì)于有嚴(yán)格空間和功耗限制的可穿戴設(shè)備來(lái)說(shuō)更是難上加難。同時(shí)，發(fā)展迅速的市場(chǎng)要求設(shè)計(jì)工程師緊跟消費(fèi)者不斷變化的需求，快速升級(jí)現(xiàn)有產(chǎn)品的功能并推出全新的
關(guān)鍵字：可穿戴設(shè)備 ASIC

LEON處理器的開發(fā)應(yīng)用技術(shù)文獻(xiàn)及案例匯總

　　LEON是一款32位RISC處理器，支持SPARC V8指令集，由歐洲航天總局旗下的Gaisler Research開發(fā)、維護(hù)，目的是擺脫歐空局對(duì)美國(guó)航天級(jí)處理器的依賴。LEON的主要產(chǎn)品線包括Leon2、Leon3、Leon4。　　LEON3開源軟核處理器動(dòng)態(tài)圖像邊緣檢測(cè)SoC設(shè)計(jì) 　　本文采用局部熵邊緣檢測(cè)算法，將圖像采集，邊緣檢測(cè)和圖像顯示三個(gè)部分封裝設(shè)計(jì)為IP(Intellectual Property)核，通過(guò)AMBA APB總線嵌入到LEON3的經(jīng)典SoC架構(gòu)中。實(shí)現(xiàn)了多路數(shù)據(jù)并行處
關(guān)鍵字： ASIC SPARC

Leon2微處理器IP核原理及應(yīng)用

　　引言　　Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結(jié)構(gòu)的處理器IP核。它的前身是歐空局研制的Leon以及ERC32。Leon2的目標(biāo)主要是權(quán)衡性能和價(jià)格、高的可靠性、可移植性、可擴(kuò)展性、軟件兼容性等.其內(nèi)部硬件資源可裁剪(可配置)、主要面向嵌入式系統(tǒng)，可以用FPGA/CPLD和ASIC等技術(shù)實(shí)現(xiàn)。Leon2處理器的片上資源如下：分離的指令和數(shù)據(jù)Cache、硬件乘法器和除法器、中斷控制器、具有跟蹤緩沖器的調(diào)試支持單元(D
關(guān)鍵字： Leon2 IP核

Leon2處理器IP核的結(jié)構(gòu)、技術(shù)特點(diǎn)及其軟硬件開發(fā)過(guò)程

　　引言　　Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結(jié)構(gòu)的處理器IP核。它的前身是歐空局研制的Leon以及ERC32。Leon2的目標(biāo)主要是權(quán)衡性能和價(jià)格、高的可靠性、可移植性、可擴(kuò)展性、軟件兼容性等.其內(nèi)部硬件資源可裁剪(可配置)、主要面向嵌入式系統(tǒng)，可以用FPGA/CPLD和ASIC等技術(shù)實(shí)現(xiàn)。Leon2處理器的片上資源如下：分離的指令和數(shù)據(jù)Cache、硬件乘法器和除法器、中斷控制器、具有跟蹤緩沖器的調(diào)試支持單元(D
關(guān)鍵字： Leon2 IP核

基于ModelSim的使用說(shuō)明、技術(shù)文獻(xiàn)、應(yīng)用實(shí)例匯總

　　Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語(yǔ)言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺(tái)無(wú)關(guān)，便于保護(hù)IP核，個(gè)性化的圖形界面和用戶接口，為用戶加快調(diào)錯(cuò)提供強(qiáng)有力的手段，是FPGA/ASIC設(shè)計(jì)的首選仿真軟件。　　淺析基于Modelsim FLI接口的協(xié)同仿真　　介紹了如何利用modelsim提供的FLI(Foreign Langu
關(guān)鍵字： HDL ASIC

11篇基于OLED的應(yīng)用案例、技術(shù)文獻(xiàn)匯總

　　有機(jī)發(fā)光二極管又稱為有機(jī)電激光顯示(Organic Light-Emitting Diode，OLED)，，具有自發(fā)光的特性，采用非常薄的有機(jī)材料涂層和玻璃基板，當(dāng)有電流通過(guò)時(shí)，這些有機(jī)材料就會(huì)發(fā)光，而且OLED顯示屏幕可視角度大，并且能夠節(jié)省電能。　　基于Zynq的OLED驅(qū)動(dòng)設(shè)計(jì) 　　文章闡述了OLED的特性和SPI控制方式，給出了設(shè)計(jì)流程和硬件電路圖。利用Zynq的PL部分完成了OLED驅(qū)動(dòng)的IP核，利用Zynq的PS部分實(shí)現(xiàn)了OLED的驅(qū)動(dòng)程序設(shè)計(jì)。通過(guò)AXI總線實(shí)現(xiàn)PL和PS的通信。最
關(guān)鍵字： IP核 Linux

淺談模塊電源的噪聲測(cè)試方法

　　目前，模塊電源的設(shè)計(jì)日趨規(guī)范化，控制電路傾向于采用數(shù)字控制方式，非隔離式DC-DC變換器(包括VRM)比隔離式增長(zhǎng)速度更快。隨著半導(dǎo)體工藝和封裝技術(shù)的改進(jìn)，高頻軟開關(guān)技術(shù)的大量應(yīng)用，模塊電源的功率密度越做越高，模塊電源的功率變換效率也越來(lái)越高，體積越來(lái)越小，出現(xiàn)了芯片級(jí)的模塊電源。模塊電源普遍用于交流設(shè)備、接入設(shè)備、挪動(dòng)通訊、微波通訊以及光傳輸、路由器等通訊范疇和汽車電子、航空航天等。其特點(diǎn)是可為專用集成電路(ASIC)、數(shù)字信號(hào)處理器(DSP)、微處理器、存儲(chǔ)器、現(xiàn)場(chǎng)可編程門陣列(FPGA)及其他數(shù)
關(guān)鍵字：模塊電源 ASIC