EEPW首頁(yè) >>
主題列表 >>
cadence reality
cadence reality 文章 最新資訊
Cadence與中芯國(guó)際推出射頻工藝設(shè)計(jì)工具包
- Cadence設(shè)計(jì)系統(tǒng)公司和中芯國(guó)際，共同宣布，一個(gè)支持射頻設(shè)計(jì)方案的新的0.18微米SMIC CMOS射頻工藝設(shè)計(jì)工具包將正式投入使用。 新的0.18微米SMIC CMOS射頻工藝設(shè)計(jì)工具包(PDK)已成功通過驗(yàn)證，正式進(jìn)入中國(guó)射頻集成電路設(shè)計(jì)市場(chǎng)。其驗(yàn)證包括代表性設(shè)計(jì)IP的硅交互作用測(cè)試，如PLLs，集中于仿真結(jié)果和快速設(shè)計(jì)寄生。 新方案使中國(guó)無(wú)線芯片設(shè)計(jì)者可得到必要的設(shè)計(jì)軟件和方法學(xué)，以達(dá)到確保符合設(shè)計(jì)意圖的集成電路表現(xiàn),可縮短并準(zhǔn)確的預(yù)測(cè)設(shè)計(jì)周期。作為合作方，為了普遍推廣，Ca
- 關(guān)鍵字： 通訊 無(wú)線 網(wǎng)絡(luò) Cadence 中芯國(guó)際 射頻工藝
Cadence將SiP技術(shù)擴(kuò)展至最新的定制及數(shù)字設(shè)計(jì)流程
- Cadence設(shè)計(jì)系統(tǒng)公司宣布，Cadence® SiP（系統(tǒng)級(jí)封裝）技術(shù)現(xiàn)已同最新版的Cadence Virtuoso® 定制設(shè)計(jì)及Cadence Encounter®數(shù)字IC設(shè)計(jì)平臺(tái)集成，帶來(lái)了顯著的全新設(shè)計(jì)能力和生產(chǎn)力的提升。通過與Cadence其它平臺(tái)產(chǎn)品的整合，包括Cadence RF SiP Methodology Kit在內(nèi)，Cadence提供了領(lǐng)先的SiP設(shè)計(jì)技術(shù)。該項(xiàng)新的Cadence SiP技術(shù)提供了一個(gè)針對(duì)自動(dòng)化、集成、可靠性及可重復(fù)性進(jìn)行過程優(yōu)化的專家級(jí)
- 關(guān)鍵字： Cadence SiP
Tensilica設(shè)計(jì)流程支持Cadence Encounter RTL Compiler工具
- Cadence聯(lián)合Tensilica公司共同宣布，Tensilica在支持其鉆石系列和Xtensa IP核的CAD流程中開始支持Cadence公司Encounter RTL Compiler進(jìn)行全局綜合。Encounter RTL Compiler的全局綜合功能使Tensilica的客戶能夠利用Tensilica公司IP核設(shè)計(jì)出更小、更快且更低功耗的微處理器產(chǎn)品。 作為Cadence OpenChoice IP計(jì)劃成員之一，Tensilica結(jié)合Encounter RTL Compiler和其市
- 關(guān)鍵字： Cadence Tensilica 設(shè)計(jì)流程
Cadence新的Allegro平臺(tái)變革下一代PCB設(shè)計(jì)生產(chǎn)力
- Cadence設(shè)計(jì)系統(tǒng)公司發(fā)布Cadence®Allegro®系統(tǒng)互連設(shè)計(jì)平臺(tái)針對(duì)印刷電路板（PCB）設(shè)計(jì)進(jìn)行的全新產(chǎn)品和技術(shù)增強(qiáng).改進(jìn)后的平臺(tái)為約束驅(qū)動(dòng)設(shè)計(jì)提供了重要的新功能，向IC、封裝和板級(jí)設(shè)計(jì)領(lǐng)域的設(shè)計(jì)團(tuán)隊(duì)提供新技術(shù)和增強(qiáng)以提升易用性、生產(chǎn)率和協(xié)作能力，從而為PCB設(shè)計(jì)工程師樹立了全新典范。 “隨著供電電壓下降和電流需要增加，在設(shè)計(jì)PCB系統(tǒng)上的功率提交網(wǎng)絡(luò)(Power Delivery Network)過程中必須考慮封裝和IC特性,”華為公司SI經(jīng)
- 關(guān)鍵字： Allegro Cadence PCB 消費(fèi)電子 PCB 電路板 消費(fèi)電子
CADENCE推出第一套完整的定制IC仿真和驗(yàn)證方案
- Cadence發(fā)布了Cadence Virtuoso Multi-Mode Simulation (MMSIM 6.2版)。這是電子設(shè)計(jì)工業(yè)內(nèi)首個(gè)端到端的定制IC模擬與驗(yàn)證解決方案，使用通用、全集成的網(wǎng)表和模型數(shù)據(jù)庫(kù)來(lái)仿真射頻、模擬、存儲(chǔ)器和混合信號(hào)設(shè)計(jì)及設(shè)計(jì)模塊。這款突破性產(chǎn)品能夠讓設(shè)計(jì)者在仿真引擎間自由切換，而不會(huì)產(chǎn)生任何兼容或解釋問題，從而提高了一致性、精確性和設(shè)計(jì)覆蓋面，同時(shí)縮短了時(shí)間周期并降低了風(fēng)險(xiǎn)。整體效果是該產(chǎn)品降低了采用、支持和擁有成本，并
- 關(guān)鍵字： CADENCE IC仿真 測(cè)量 測(cè)試 驗(yàn)證方案
Cadence聯(lián)合IBM、三星和特許半導(dǎo)體聯(lián)合推出65納米參考流程
- Cadence宣布基于65納米通用功率格式（CPF）面向Common Platform技術(shù)的參考流程即日上市。該參考流程是Cadence與Common Platform聯(lián)盟之間長(zhǎng)期合作的最新成果，該聯(lián)盟的成員企業(yè)包括IBM、特許半導(dǎo)體制造和三星。 Cadence與Common Platform技術(shù)合作伙伴緊密合作，開發(fā)65納米流程。它基于Cadence數(shù)字IC設(shè)計(jì)平臺(tái)，包含Encounter Timing System和CPF，可加快低功耗系統(tǒng)級(jí)芯片（So
- 關(guān)鍵字： 65納米 Cadence 消費(fèi)電子 消費(fèi)電子
數(shù)字IC設(shè)計(jì)平臺(tái)的最新軟件版本
- CADENCE發(fā)布了Cadence Encounter 數(shù)字IC設(shè)計(jì)平臺(tái)的最新軟件版本，增加了業(yè)內(nèi)領(lǐng)先的功能特性，包括全芯片優(yōu)化、面向65納米及以下工藝的超大規(guī)?；旌闲盘?hào)設(shè)計(jì)支持，具有對(duì)角布線能力的Encounter X Interconnect Option，以及之前已經(jīng)公布支持的基于Si2通用功率格式（CPF）1.0版本的低功耗設(shè)計(jì)。新平臺(tái)提供了L、XL和GXL三種配置，為先進(jìn)半導(dǎo)體設(shè)計(jì)提供更佳的易用性，更短的設(shè)計(jì)時(shí)間以及更高的性能。 “最新版本Enc
- 關(guān)鍵字： CADENCE DFM ENCOUNTER 電源技術(shù) 模擬技術(shù) EDA IC設(shè)計(jì)
Cadence發(fā)布Cadence Encounter數(shù)字IC設(shè)計(jì)平臺(tái)最新版
- Cadence設(shè)計(jì)系統(tǒng)公司發(fā)布Cadence Encounter® 數(shù)字IC設(shè)計(jì)平臺(tái)的最新軟件版本，增加了業(yè)內(nèi)領(lǐng)先的功能特性，包括全芯片優(yōu)化、面向65納米及以下工藝的超大規(guī)?；旌闲盘?hào)設(shè)計(jì)支持，具有對(duì)角布線能力的Encounter X Interconnect Option，以及之前已經(jīng)公布支持的基于Si2通用功率格式（CPF）1.0版本的低功耗設(shè)計(jì)。新平臺(tái)提供了L、XL和GXL三種配置，為先進(jìn)半導(dǎo)體設(shè)計(jì)提供更佳的易用性，更短的設(shè)計(jì)時(shí)間以及更高的性能。 “最新版本Encounter平臺(tái)的發(fā)
- 關(guān)鍵字： Cadence IC設(shè)計(jì) 單片機(jī) 嵌入式系統(tǒng) EDA IC設(shè)計(jì)
Cadence的Global Route Environment技術(shù)為PCB設(shè)計(jì)制訂新標(biāo)準(zhǔn)
- Cadence設(shè)計(jì)系統(tǒng)公司發(fā)布了面向Cadence® Allegro® PCB設(shè)計(jì)的Global Route Environment技術(shù)。這一革命性的技術(shù)結(jié)合了圖形化的互連流規(guī)劃架構(gòu)和層次化全局布線引擎，為PCB設(shè)計(jì)人員提供了自動(dòng)、智能的規(guī)劃和布線環(huán)境。作為首個(gè)將智能自動(dòng)化引入前所未有領(lǐng)域的自動(dòng)布線解決方案，Global Route Environment 技術(shù)代表了一次意義重大的飛躍，并建立了一種全新的PCB設(shè)計(jì)規(guī)
- 關(guān)鍵字： Cadence Environment Global PCB設(shè)計(jì) Route 單片機(jī) 嵌入式系統(tǒng) PCB 電路板
Cadence為PCB設(shè)計(jì)制訂新標(biāo)準(zhǔn)Global Route Environment
- Cadence設(shè)計(jì)系統(tǒng)公司今日發(fā)布了面向Cadence® Allegro® PCB設(shè)計(jì)的Global Route Environment技術(shù)。這一革命性的技術(shù)結(jié)合了圖形化的互連流規(guī)劃架構(gòu)和層次化全局布線引擎，為PCB設(shè)計(jì)人員提供了自動(dòng)、智能的規(guī)劃和布線環(huán)境。作為首個(gè)將智能自動(dòng)化引入前所未有領(lǐng)域的自動(dòng)布線解決方案，Global Route Environment 技術(shù)代表了一次意義重大的飛躍，并建立了一種全新的PCB設(shè)計(jì)規(guī)范。 該技術(shù)問世之前，PCB設(shè)計(jì)人員要花費(fèi)幾周或幾個(gè)月的時(shí)間
- 關(guān)鍵字： Cadence PCB 單片機(jī) 嵌入式系統(tǒng) PCB 電路板
CADENCE邏輯設(shè)計(jì)技術(shù)為亞太芯片設(shè)計(jì)商帶來(lái)競(jìng)爭(zhēng)優(yōu)勢(shì)
- CADENCE宣布四家亞太芯片設(shè)計(jì)公司——Altek 公司、互芯集成電路有限公司（CoolSand Technologies）、韓國(guó)電子通信研究院(ETRI)以及 Moai電子公司已經(jīng)選擇具有全局綜合技術(shù)的 Cadence® Encounter® RTL Compiler解決方案，以改良芯片設(shè)計(jì)，加快上市時(shí)間。Encounter RTL Compiler綜合與Encounter Confo
- 關(guān)鍵字： CADENCE 單片機(jī) 競(jìng)爭(zhēng)優(yōu)勢(shì) 邏輯設(shè)計(jì) 嵌入式系統(tǒng) 通訊 網(wǎng)絡(luò) 無(wú)線 亞太芯片設(shè)計(jì)商
飛思卡爾使用CADENCE模擬混合信號(hào)錦囊加速流程開發(fā)
- Cadence宣布飛思卡爾半導(dǎo)體公司已經(jīng)采用Cadence Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾是無(wú)線、網(wǎng)絡(luò)、汽車、消費(fèi)和工業(yè)市場(chǎng)的嵌入式半導(dǎo)體設(shè)計(jì)及制造的全球領(lǐng)先企業(yè)。飛思卡爾已經(jīng)采用AMS Methodology Kit以應(yīng)用高級(jí)AMS技術(shù)、流程和方法學(xué)的主要功能。通過使用Cadence錦囊作為其基礎(chǔ)方法學(xué)，飛思卡爾能夠更加迅速地獲取并在全球?qū)嵤?、?nèi)部開發(fā)世界級(jí)設(shè)
- 關(guān)鍵字： CADENCE 單片機(jī) 飛思卡爾 混合信號(hào) 流程開發(fā) 模擬 嵌入式系統(tǒng)
Cadence推出第一套完整支持CPF的解決方案
- Cadence推出了Cadence Low-Power Solution，這是用于低功耗芯片的邏輯設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)的業(yè)界第一套完全集成的、標(biāo)準(zhǔn)化的流程。Cadence Low-Power Solution將領(lǐng)先的設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)技術(shù)與Si2 Common Power Format （CPF）相集成，為IC工程師提供端到端的低功耗設(shè)計(jì)方案。CPF是在設(shè)計(jì)過程初期詳細(xì)定義節(jié)約功耗技術(shù)的標(biāo)準(zhǔn)化格式。通過在整個(gè)設(shè)計(jì)過程中保存低功耗
- 關(guān)鍵字： Cadence CPF 解決方案
掌微科技采用Cadence Encounter數(shù)字IC設(shè)計(jì)平臺(tái)加速GPS芯片設(shè)計(jì)
- Cadence宣布掌微科技（Centrality CommunICations）采用了具有全局綜合技術(shù)的Cadence® Encounter® RTL Compiler和Encounter Conformal® Equivalence Checker設(shè)計(jì)工具，成功加速了其芯片實(shí)體設(shè)計(jì)過程，并大大縮小了芯片尺寸。在Cadence先進(jìn)
- 關(guān)鍵字： Cadence Encounter GPS芯片設(shè)計(jì) 單片機(jī) 嵌入式系統(tǒng) 設(shè)計(jì)平臺(tái) 數(shù)字IC 通訊 網(wǎng)絡(luò) 無(wú)線 掌微科技 EDA IC設(shè)計(jì)
cadence reality介紹
您好，目前還沒有人創(chuàng)建詞條cadence reality!
歡迎您創(chuàng)建該詞條，闡述對(duì)cadence reality的理解，并與今后在此搜索cadence reality的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)cadence reality的理解，并與今后在此搜索cadence reality的朋友們分享。 創(chuàng)建詞條
cadence reality相關(guān)帖子
cadence reality資料下載
cadence reality專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473