在圖1所示的電路中， 主時(shí)鐘從OCXO輸出， 其他每個(gè)相關(guān)時(shí)鐘都由一個(gè)單獨(dú)的鎖相環(huán)路，經(jīng)過(guò)VCXO輸出。 從這個(gè)典型方案我們可以看到，傳統(tǒng)時(shí)鐘板設(shè)計(jì)非常復(fù)雜，涉及模擬和高頻布線問(wèn)題，輸出指標(biāo)對(duì)電源干擾和噪聲敏感問(wèn)題，輸出抖動(dòng)指標(biāo)不好等問(wèn)題。生產(chǎn)過(guò)程中PCB面積大，元器件多，采購(gòu)維護(hù)困難，成本居高不下等等， 有諸多不利因素阻礙設(shè)計(jì)和應(yīng)用。

　　IDT公司最新推出的WANPLL時(shí)鐘芯片系列能很好地解決了時(shí)鐘設(shè)計(jì)的這些問(wèn)題。這個(gè)系列的時(shí)鐘芯片支持鎖定， 自由振蕩，保持等功能，最高支持達(dá)2級(jí)鐘。該系列時(shí)鐘芯片涵蓋了表1所列出的所有時(shí)鐘頻率。 用同一芯片可以輕易完成上述SONET/SDH、3G/CDMA2000、GSM、PDH、BITS等應(yīng)用的要求。

　　以圖1的方案所實(shí)現(xiàn)的功能作為對(duì)照，使用IDT的WANPLL時(shí)鐘芯片實(shí)現(xiàn)的電路方案如圖2。