GaN器件具有許多獨(dú)特的電氣特性，例如低柵極電壓限值和死區(qū)期間的高反向傳導(dǎo)損耗，因此需要專門(mén)的驅(qū)動(dòng)器來(lái)驅(qū)動(dòng)。不建議在沒(méi)有額外保護(hù)電路的情況下，使用常規(guī)硅MOSFET驅(qū)動(dòng)器來(lái)驅(qū)動(dòng)GaN FET，以免導(dǎo)致性能問(wèn)題和潛在的器件受損風(fēng)險(xiǎn)。盡管GaN FET市場(chǎng)在不斷擴(kuò)大，但專用的GaN驅(qū)動(dòng)器仍舊稀缺。

ADI公司開(kāi)發(fā)了旗下100 V半橋GaN驅(qū)動(dòng)器LT8418。這款先進(jìn)的驅(qū)動(dòng)器具備穩(wěn)健的拉電流和灌電流能力，并集成了智能自舉開(kāi)關(guān)，能夠維持穩(wěn)定的自舉電壓，相對(duì)于VCC的壓降非常小。此外，這款器件具有分離柵極驅(qū)動(dòng)器，可以精細(xì)控制導(dǎo)通和關(guān)斷擺率，從而降低振鈴并優(yōu)化電磁干擾(EMI)性能，因而這款I(lǐng)C非常適合要求苛刻的應(yīng)用，例如D類(lèi)放大器、高效率數(shù)據(jù)中心電源、高頻DC-DC轉(zhuǎn)換器和電機(jī)驅(qū)動(dòng)器。

然而，以高開(kāi)關(guān)速度工作的GaN轉(zhuǎn)換器對(duì)于電路板寄生元件引起的振鈴特別敏感。如果過(guò)沖或下沖電壓超過(guò)絕對(duì)最大閾值，F(xiàn)ET可能會(huì)受損。因此，要在GaN應(yīng)用中采用這款新器件，運(yùn)用最佳設(shè)計(jì)實(shí)踐來(lái)提升效率和性能至關(guān)重要。

在開(kāi)關(guān)事件期間，電流的快速變化會(huì)導(dǎo)致PCB布局中固有的寄生電感與雜散電容產(chǎn)生諧振，進(jìn)而引起轉(zhuǎn)換器中各個(gè)節(jié)點(diǎn)出現(xiàn)振鈴。當(dāng)開(kāi)關(guān)速度非常快時(shí)，由于快速di/dt瞬變，振鈴會(huì)更加顯著。在半橋配置中，寄生電感的主要來(lái)源是功率環(huán)路和柵極環(huán)路，如圖1所示。

功率環(huán)路電感包括FET漏極電感LD、共源電感 LCS以及來(lái)自輸入電容和PCB走線的寄生電感。柵極環(huán)路電感包括柵極電感LGATE和共源電感 LCS。

圖2和圖3展示了寄生電感的影響，表現(xiàn)為開(kāi)關(guān)節(jié)點(diǎn)電壓和柵極信號(hào)上出現(xiàn)了更大振鈴。開(kāi)關(guān)節(jié)點(diǎn)處的振鈴會(huì)增加開(kāi)關(guān)損耗并降低EMI性能。同時(shí)，柵極信號(hào)上的振鈴可能會(huì)超過(guò)柵極電壓閾值和絕對(duì)額定值，導(dǎo)致FET誤導(dǎo)通/關(guān)斷和柵極永久性損壞。因此，盡可能降低GaN轉(zhuǎn)換器中的寄生電感以確保穩(wěn)健運(yùn)行至關(guān)重要。

圖3. 柵極環(huán)路寄生電感導(dǎo)致柵極信號(hào)出現(xiàn)振鈴

為了盡可能降低降壓或升壓轉(zhuǎn)換器中的熱回路電感，關(guān)鍵是減小dv/dt快速轉(zhuǎn)換期間的電感效應(yīng)和相關(guān)電壓尖峰，從而提高效率和EMI性能。熱回路布局至關(guān)重要，它由GaN FET和熱回路電容的位置確定，決定了熱回路的物理尺寸，進(jìn)而決定了熱回路的電感大小。為了盡可能降低熱回路電感，建議采用圖4所示的內(nèi)部垂直布局。

在這種布局中，高側(cè)和低側(cè)FET并排放置在同一PCB層上。并行布置可有效縮短互連走線的長(zhǎng)度。多個(gè)熱回路電容（低等效串聯(lián)電阻(ESR)的陶瓷電容）也放置在同一層上，并直接毗鄰FET的源極和漏極端子。這種布局利用內(nèi)部第一層作為功率環(huán)路返回路徑，此路徑與頂層上的正向路徑非常接近，從而有效縮小熱回路的物理尺寸。由此還可確保熱回路雜散電感與電路板總厚度無(wú)關(guān)。此外，正向和返回電流的感應(yīng)磁場(chǎng)相互抵消，進(jìn)一步降低了寄生電感。

GaN器件由于尺寸緊湊且接觸面積有限，在高開(kāi)關(guān)頻率和高負(fù)載下可能會(huì)承受極大的熱應(yīng)力。因此，在設(shè)計(jì)PCB布局時(shí)，采用有效的熱管理實(shí)踐對(duì)于確保性能可靠至關(guān)重要。

在降壓轉(zhuǎn)換器配置中，由于硬開(kāi)關(guān)產(chǎn)生的損耗，頂部FET通常會(huì)經(jīng)受更高的溫度。為了增強(qiáng)散熱，建議將高頻熱回路電容器放置在更靠近底部FET的位置。這種布置不僅能夠優(yōu)化高頻環(huán)路的電氣路徑，而且在頂部FET周?chē)峁┝祟~外的空間，有助于改善散熱。在這種布局中，內(nèi)部第一層上的電源平面（位于Q1和Q2下方）是 VIN。這種布局策略的頂層如圖5a所示。

相比之下，在升壓配置中，底部FET通常會(huì)因?yàn)橛查_(kāi)關(guān)而承受更高的熱應(yīng)力。因此，高頻熱回路電容應(yīng)位于頂部FET附近，并在底部FET周?chē)舫隹臻g以改善散熱。返回地平面位于第二層。這種布局如圖5b所示。

在FET的焊盤(pán)上直接布置多個(gè)層間連接通孔，有助于進(jìn)一步降低熱回路寄生電感，如圖6所示。由于漏極和源極端子交錯(cuò)排列，因此流過(guò)這些通孔的電流方向相反，進(jìn)而形成多個(gè)方向相反但相鄰的磁場(chǎng)環(huán)路。這些磁環(huán)導(dǎo)致磁場(chǎng)自我抵消，故熱回路中的寄生電感顯著降低。

此外，這些通孔能夠有效增強(qiáng)散熱性能，將FET的熱能傳輸?shù)狡渌鸓CB層的銅平面，因此有助于維護(hù)器件在高功率運(yùn)行期間的熱完整性。通孔還能將電流分配到多個(gè)PCB層上，并能有效降低電阻。建議填充這些通孔，以防止焊接過(guò)程中放氣和焊料泄漏，并提升散熱和導(dǎo)電性能。

圖7比較了兩個(gè)由LT8418驅(qū)動(dòng)的GaN降壓電路板之間的溫度差異。在相同工作條件下，采用推薦布局實(shí)踐設(shè)計(jì)的電路板與設(shè)計(jì)糟糕的電路板相比，前者搭載的GaN FET的溫度明顯更低（相差最多28?C）。

GaN FET的固有特性使其絕對(duì)最大柵極電壓額定值通常在6 V左右，低于硅(Si) MOSFET。3 因此，不建議使用針對(duì)較高柵極電壓而設(shè)計(jì)的常規(guī)Si MOSFET驅(qū)動(dòng)器來(lái)驅(qū)動(dòng)GaN器件。設(shè)計(jì)GaN轉(zhuǎn)換器時(shí)務(wù)必小心，避免因電壓尖峰或柵極振鈴而造成損壞。

若以過(guò)高的速度切換GaN FET，可能會(huì)導(dǎo)致開(kāi)關(guān)節(jié)點(diǎn)出現(xiàn)嚴(yán)重的電壓過(guò)沖和振蕩。如上所述，這種現(xiàn)象主要是由電路內(nèi)的寄生電感和電容引起的。此外，開(kāi)關(guān)節(jié)點(diǎn)和柵極之間的耦合可能會(huì)引起意外的振蕩，進(jìn)而觸發(fā)FET誤導(dǎo)通。這種意外導(dǎo)通可能會(huì)造成直通狀況，即高側(cè)和低側(cè)FET同時(shí)導(dǎo)通，產(chǎn)生過(guò)大的電流。此現(xiàn)象不僅會(huì)降低系統(tǒng)效率，而且會(huì)給FET帶來(lái)熱過(guò)應(yīng)力和永久性損壞的嚴(yán)重風(fēng)險(xiǎn)。為了緩解這個(gè)問(wèn)題，必須調(diào)整柵極信號(hào)的擺率，從而確保電路的可靠性并延長(zhǎng)其使用壽命。

LT8418用于驅(qū)動(dòng)?xùn)艠O電壓介于3.85 V至5.5 V之間的GaN器件，為柵極提供了充足的安全裕度。GaN FET應(yīng)盡可能靠近IC放置，以縮短?hào)艠O走線，有效降低柵極電感。此外，這款GaN驅(qū)動(dòng)器具有分離柵極驅(qū)動(dòng)特性，支持通過(guò)柵極電阻獨(dú)立調(diào)整導(dǎo)通和關(guān)斷擺率。利用此特性可以對(duì)開(kāi)關(guān)行為進(jìn)行精細(xì)調(diào)整，從而滿足系統(tǒng)要求。柵極電阻可消耗高頻振鈴的能量，從而起到抑制柵極信號(hào)振蕩的作用。應(yīng)謹(jǐn)慎選擇柵極電阻值，以平衡開(kāi)關(guān)速度、EMI性能和柵極損耗。

為了確定最優(yōu)柵極電阻值，推薦做法是在諸如最大負(fù)載和最高開(kāi)關(guān)電壓等最壞情況下，在試驗(yàn)臺(tái)上評(píng)估柵極信號(hào)。先從較高的柵極電阻值（如3.3 Ω）開(kāi)始測(cè)試，有助于抑制初始振鈴并建立一個(gè)安全基準(zhǔn)。然后逐步降低電阻值，同時(shí)監(jiān)測(cè)柵極信號(hào)上 是否出現(xiàn)過(guò)度振鈴、過(guò)沖或下沖。要確保柵極電壓波形在最大額定柵極電壓以下和閾值電壓以上具有足夠的安全裕度。此方法通過(guò)優(yōu)化電阻值來(lái)實(shí)現(xiàn)可接受的信號(hào)質(zhì)量和效率，同時(shí)維持足夠的抑制效果。

圖8a顯示了使用2 Ω的理想頂部柵極電阻時(shí)，降壓轉(zhuǎn)換器的一些典型波形。這些波形很干凈，沒(méi)有明顯的過(guò)沖或振鈴，表明抑制有效且開(kāi)關(guān)特性得到了優(yōu)化。相比之下，圖8b突出顯示了由于頂部柵極電阻(1 Ω)不足，導(dǎo)致頂部柵極信號(hào)出現(xiàn)過(guò)沖，超過(guò)6 V的安全閾值，可能會(huì)造成GaN FET損壞和EMI提高。

糟糕的測(cè)試點(diǎn)布局可能會(huì)引入寄生電感，導(dǎo)致觀測(cè)到的信號(hào)失真，產(chǎn)生錯(cuò)誤讀數(shù)，并可能讓開(kāi)發(fā)者誤判電路性能。因此，為了準(zhǔn)確測(cè)量柵極信號(hào)，尤其是在高速切換的情況下，適當(dāng)?shù)臏y(cè)試點(diǎn)布局至關(guān)重要。

設(shè)計(jì)測(cè)試點(diǎn)的關(guān)鍵做法之一是使用短開(kāi)爾文連接。這種方法將目標(biāo)讀取信號(hào)與其他噪聲信號(hào)分離，能夠有效降低共享寄生元件的影響，并確保探頭直接在FET端子處測(cè)量實(shí)際柵極信號(hào)。

為了測(cè)量底部柵極和開(kāi)關(guān)節(jié)點(diǎn)信號(hào)，建議使用低電容無(wú)源探頭，并讓彈簧接地引線靠近GaN FET的GND，以盡可能降低探頭物理連接的影響。頂部柵極VGS信號(hào)以開(kāi)關(guān)節(jié)點(diǎn)為基準(zhǔn)，因此讀取該信號(hào)較為困難。這項(xiàng)任務(wù)適合使用高速差分探頭。為了獲得更好的結(jié)果，此類(lèi)光學(xué)差分探頭通常需要搭配專用的MMCX連接器，如圖9所示。

圖10還展示了不當(dāng)?shù)臏y(cè)試點(diǎn)設(shè)計(jì)和合理的測(cè)試點(diǎn)設(shè)計(jì)的波形比較。

本文重點(diǎn)介紹了由LT8418驅(qū)動(dòng)的GaN半橋轉(zhuǎn)換器的關(guān)鍵設(shè)計(jì)實(shí)踐。例如，采用優(yōu)化的PCB布局、合理的電容布置及精細(xì)調(diào)整的柵極電阻來(lái)確保電路穩(wěn)健運(yùn)行，使用精密測(cè)量技術(shù)來(lái)驗(yàn)證電路性能等。在此基礎(chǔ)上，結(jié)合LT8418的先進(jìn)特性，則對(duì)于要求高效率、小尺寸和熱穩(wěn)定性的高頻應(yīng)用，LT8418將成為理想的驅(qū)動(dòng)器。