一旦芯片流片，就不可能改變設(shè)計——硅是無情的，不允許進行后期制作修改。相比之下，軟件可以在發(fā)布后更新，但芯片保持固定。靜態(tài)時序分析 （STA） 簽核是防止硅故障的重要保障。

在現(xiàn)代 VLSI 設(shè)計中，錯誤代價極高，會影響關(guān)鍵應(yīng)用的財務(wù)、上市時間、產(chǎn)品可信度和安全性。僅錯過一項 STA 檢查就可能導(dǎo)致數(shù)百萬美元的損失和嚴重的項目延誤。

“只有偏執(zhí)狂才能生存——謹慎而徹底的方法對于 STA 簽核至關(guān)重要”

良好的 STA 簽核方法的目標

• 一套全面的簽核檢查 - 檢查每一個細節(jié)

需要進行 STA 簽核檢查，以滿足技術(shù)、設(shè)計、項目和塊制定的規(guī)范。這些簽核檢查必須識別結(jié)構(gòu)問題，準確正確地執(zhí)行STA，執(zhí)行所有強制的時序分析，并納入與特定節(jié)點或設(shè)計相關(guān)的任何自定義檢查。

• 確保完美的簽核，沒有錯誤或遺漏

對簽核規(guī)范和代碼實施進行全面審查，結(jié)合所有簽核輸出日志和報告的自動化流程和日志解析的集成，以及正確應(yīng)用豁免和就未放棄的簽核違規(guī)行為進行有效溝通，對于確保穩(wěn)健的 STA 簽核質(zhì)量至關(guān)重要。

• 在簽核規(guī)范和極端約束中發(fā)現(xiàn)悲觀情緒

STA 簽核過程應(yīng)有效地識別不切實際的約束并提供可靠的調(diào)試報告。按違規(guī)類型、嚴重性、設(shè)計和作模式構(gòu)建報告，并輔以清晰的圖表和頻率直方圖等統(tǒng)計摘要，可顯著提高清晰度。此外，及早識別夸大的需求對于確保有效的 STA 簽核至關(guān)重要。

• 早期定時關(guān)閉反饋以主動解決問題

優(yōu)先考慮可能導(dǎo)致未來瓶頸的基本簽核檢查，同時提供清晰的反饋、調(diào)試數(shù)據(jù)和建議的解決方案，有助于實現(xiàn)更快的時序收斂周期。

STA 簽核方法的關(guān)鍵屬性

 雖然本文不討論每個 STA 簽核檢查的詳細算法，但此處提供了一個包含詳細信息的單簽核檢查。

網(wǎng)絡(luò)上的串擾 – 自定義 STA 簽核檢查串擾

串擾會導(dǎo)致與模式相關(guān)和角敏感的延遲變化，從而破壞建立和保持時間，從而使時序收斂變得復(fù)雜。它引入的噪聲可能會導(dǎo)致毛刺、錯誤捕獲和抖動增加，從而降低整體設(shè)計裕度。串擾還否定了 CPPR 信用，并且由于最壞情況分析，對同一時序路徑的捕獲和啟動產(chǎn)生負面影響。塊到頂部的不相關(guān)也歸因于邊界網(wǎng)上的串擾。這可能會迫使成本高昂的 ECO，涉及重新布線、屏蔽，并對電源、DRC 和 EMI 收斂產(chǎn)生潛在的連鎖反應(yīng)。

為數(shù)據(jù)路徑、時鐘中繼和時鐘葉網(wǎng)絡(luò)設(shè)置串擾限制，并在設(shè)計中驗證每個網(wǎng)絡(luò)非常重要。下面給出了一個示例和詳細信息。

干線網(wǎng)絡(luò)通常以零串擾延遲分量為目標，因為過多的串擾會使時序收斂復(fù)雜化。常見的串擾緩解方法包括雙倍間距和屏蔽。在關(guān)鍵路由上，可以采用差分時鐘路由。在實踐中，有些網(wǎng)絡(luò)可能達不到這個目標，因此建議建立一個保守合理的串擾限制。目標是保持串擾干凈的時鐘干線網(wǎng)絡(luò)。由于每條路徑都可能涉及大量網(wǎng)絡(luò)，因此保持時鐘干線網(wǎng)絡(luò)沒有串擾至關(guān)重要，因為它會沿路徑累積。

葉網(wǎng)不能屏蔽或隔離，因為它們代表時鐘網(wǎng)絡(luò)的最后階段，并連接到相同數(shù)量的順序設(shè)備，這使得屏蔽和隔離（通過雙倍或三倍間距）資源密集型。因此，通常允許每個葉網(wǎng)上有 4-5 ps 的串擾。為了管理潛在問題，可以為時鐘路徑中網(wǎng)絡(luò)的總串擾建立累積限制，從而能夠監(jiān)督單個葉網(wǎng)上的過度串擾以及來自樹干和葉網(wǎng)串擾的綜合影響。

例如，結(jié)構(gòu)化方法涉及分析每個時鐘域的 1000 條路徑，收集與捕獲時鐘路徑相關(guān)的所有網(wǎng)絡(luò)，并提取與交叉耦合效應(yīng)相關(guān)的延遲。構(gòu)建串擾延遲間隔范圍為1ps至10 ps的頻率分布表有助于評估時鐘網(wǎng)絡(luò)與交叉耦合相關(guān)的性能。此外，執(zhí)行此簽核驗證并一致地比較結(jié)果可以提供任何時鐘網(wǎng)絡(luò)降級的早期指示。及時識別出現(xiàn)的問題對于有效的時序收斂至關(guān)重要。

分類的“STA 簽核”檢查和描述

STA 簽核檢查列表非常全面，至少有 50 個簽核檢查;以下是帶有簡要說明的關(guān)鍵。所有檢查的詳細報道不在本文的討論范圍之內(nèi)。

• STA 簽核規(guī)范實施檢查 – 第一個簽核步驟

STA 邊距 – 驗證應(yīng)用于每個相關(guān)檢查的邊距和保護帶，無論是工具生成的還是用戶定義的。

定時降額 – 檢查設(shè)計 /cell /net / constraints / checkTypes 的過程、電壓、溫度、老化、輻射、MixVT 和基于距離的降額。

時鐘不確定性 – 根據(jù)時鐘周期百分比或每個時鐘或設(shè)計的平面數(shù)字檢查時鐘不確定度規(guī)格。

全周期抖動 – 測量抖動，建模為額外的時鐘不確定性，通常指定為 PLL 抖動和 CTS 網(wǎng)絡(luò)抖動的復(fù)合均方根和。

半周期抖動 – 與全周期抖動類似，測量應(yīng)用于半周期路徑的抖動和最小脈沖寬度檢查。

輸入驅(qū)動器 – 在時序分析期間，檢查是否存在驅(qū)動單元，并根據(jù) PVT 條件確認每個端口的默認或自定義驅(qū)動器。

輸出負載 – 驗證默認最小負載，以及基于 I/O 焊盤的存在或輸出驅(qū)動程序的特殊外部規(guī)范的自定義負載。

STA 流變量 – 數(shù)百個變量指導(dǎo)準確的簽核 STA，由工具版本、技術(shù)節(jié)點或代工廠規(guī)范、項目意圖、STA 方法和簽核規(guī)范決定的要求。

STA 命令選項 – 與 STA 流變量相同的詳細信息適用于命令中用于執(zhí)行 STA 步驟的選項。

STA 角 – 檢查以確保簽核規(guī)范與執(zhí)行分析的 STA 角匹配。（PVTRC x 功能/掃描/JTAG/CDC ...

最大轉(zhuǎn)換限制 – 驗證最大轉(zhuǎn)換報告是否反映了項目/設(shè)計設(shè)置的時鐘域或設(shè)計的最小庫約束和任何過度約束，以實現(xiàn)卓越的時序性能。

最大電容限制（Max Cap Limits） – 與最大轉(zhuǎn)換限制相同的詳細信息適用于最大電容檢查。通常，庫默認值用于內(nèi)部節(jié)點。

異步時鐘組 – 從所有時鐘組組合中收集具有有限松弛的時序路徑，并跟蹤主時鐘和生成的時鐘，以確定不屬于同一系列的報告路徑的時鐘交叉。

• 輸入驗收標準 – 防止垃圾輸入垃圾輸出場景網(wǎng)表質(zhì)量 – 確認準確的讀取設(shè)計過程并檢查任何網(wǎng)表結(jié)構(gòu)或?qū)哟谓Y(jié)構(gòu)綁定錯誤或警告。

時序約束質(zhì)量 – 確保準確讀取約束文件，沒有不可放棄的錯誤和警告，確認主時鐘和生成的時鐘定義的正確性，并驗證時序異常的正確實現(xiàn)。

注釋寄生質(zhì)量 – 檢查寄生注釋文件的正確讀取，審核提取日志以進行簽核（層、流變量、提取文件的日志解析、正確的技術(shù)文件使用、包含金屬填充、寄生中的位置信息（如果適用）。

設(shè)計庫使用正確性 – 從已發(fā)布的庫數(shù)據(jù)庫中的各種選擇中驗證標準單元、IO 焊盤、存儲器、自定義 IP 的正確庫使用。

工具版本正確性 – 用于計時、提取、約束生成、IP 模型生成和 Unix 使用（csh、python、lsf/bsub 等）的正確工具版本

文件版本 – 檢查文件的正確版本，以了解變體 （POCV/SOCV）、電源配置 （UPF）、網(wǎng)表 （.vg、.libs）、寄生 （SPEF）、STA 流版本。

• 結(jié)構(gòu)檢查 – 設(shè)計、結(jié)構(gòu)、備份 STA 檢查中的重大缺陷 不使用單元 – 時鐘和數(shù)據(jù)不根據(jù)晶圓代工廠、項目和基于單元強度和時序路徑中的位置使用單元。

必須使用單元 – 時鐘和數(shù)據(jù)單元類型（翻牌類型、時鐘緩沖區(qū)、I/O 驅(qū)動程序......

同步器單元類型 – 檢查 stage1 和 stage2 同步器的特定允許模式（庫單元、強度、vt 類型）

同步器單元接近度 – 檢查以確保同步器的 2 級彼此相鄰或彼此相鄰放置，以獲得最佳的亞穩(wěn)態(tài)失效時間。

同步器單元結(jié)構(gòu) – 檢查以確保在同步器的 2 個階段之間僅存在網(wǎng)絡(luò)且不存在單元。

延遲單元和結(jié)構(gòu) – 檢查以確保正確的延遲單元類型和強度，以及時序路徑中允許的連續(xù)延遲單元的最大數(shù)量，以確保延遲單元變化建模不樂觀。

鎖定鎖存器結(jié)構(gòu)正確性 – 半周期路徑鎖定鎖存捕獲極性正確性（不能依賴外部工具）、鎖定鎖存單元類型以及鎖定鎖存器靠近發(fā)射時鐘的位置（目的地可以吸收時鐘偏差而不是源）

備用電池密度 – 檢查每個模塊的備用電池密度規(guī)格。

端口扇出 – 確保所有關(guān)鍵數(shù)據(jù)或時鐘端口的單扇出，以避免上層實例化中的過載，并確保與空間降額邊界框相關(guān)的塊/頂部相關(guān)性。

輸入端口凈長度 – 當模塊在更高級別進行倍增實例化時，確保最佳凈負載。

時序路徑深度 – 每個時鐘域檢查關(guān)鍵路徑深度，都必須確保時序收斂階段的低風(fēng)險有限限制，如果在預(yù)布局 STA 中完成，這也是時序收斂風(fēng)險的早期指標。

電源管理單元結(jié)構(gòu) – 單元類型和隔離器、電平轉(zhuǎn)換器、使能電平轉(zhuǎn)換器、電壓接口單元、保留器、保留存儲器、電源開關(guān)、復(fù)位隔離單元、始終開啟緩沖器、鉗位單元和總線保持單元的正確實例化。

VT 類型使用情況 – 根據(jù)每個塊和芯片總體使用情況的規(guī)范，各種 VT 類型的使用百分比。

MixVT 使用情況 – VT 規(guī)范基于時鐘或數(shù)據(jù)路徑的單個 VT 使用情況。如果使用 MixVT，則必須應(yīng)用額外的 VT 懲罰。需要檢查以檢測 MixVT 并修復(fù)設(shè)計結(jié)構(gòu)，或應(yīng)用額外的裕量/降額。

• STA 運行正確性檢查 - 簽核過程有效性

設(shè)計鏈接 – 檢查是否鏈接了所有設(shè)計、任何端口不匹配、空模塊、黑匣子等。確保每個設(shè)計元素都有定時，并且覆蓋每個時序弧線而無需進行分析覆蓋率調(diào)試至關(guān)重要。

寄生注釋覆蓋率 – 確保所有網(wǎng)絡(luò)都標有電阻、接地電容和耦合電容，并檢查浮動/懸空網(wǎng)絡(luò)。

正確的 SPEF 變換 – 當多個 SPEF 在較高級別縫合時，必須通過 PDEF 或自定義命令讀取正確的方向和塊大小，以便在基于距離的降額中使用正確的距離計算。此外，即使工具自動處理設(shè)計原點和方向，也不能相信任何具有正確計算的工具。此檢查對于涵蓋諸如未從 SPEF 文件中讀取此類位置詳細信息等問題也非常重要。

約束、分析覆蓋率和質(zhì)量 – STA 分析模式下的未時鐘順序單元和未定時時序端點是每個 STA 檢查的兩個最關(guān)鍵的覆蓋范圍項目。此外，案例分析中的沖突、忽略的異常、主時鐘不傳播到生成的時鐘、任何約束不傳播。

降額和裕量覆蓋范圍 – 檢查降額應(yīng)用中的電池、網(wǎng)絡(luò)、與過程、電壓、溫度、老化、輻射、混合 VT 使用相關(guān)的約束（設(shè)置、保持、最小脈沖寬度）。還要檢查保護帶或邊距，以了解預(yù)布局、塊特定或附加簽核悲觀情緒。

日志解析 - 最重要的簽核步驟，在豎起大拇指流片或 STA 簽核之前，必須標記、審查、驗證和關(guān)閉每個錯誤或警告。這必須在自動化機制中對 STA 的每個區(qū)塊、每次回歸都運行。沒有借口。

PBA/GBA 融合 – 大多數(shù) PD 工具和 STA 在后臺運行 GBA，然后使用 GBA 基線執(zhí)行 PBA 分析。PBA 的 100% 覆蓋率是通過各種自定義算法實現(xiàn)的。當工具無法收斂時，它們會回退到這些特定路徑上的 GBA 計時，并發(fā)出有關(guān)非收斂的消息。必須進行檢查以確保 100% PBA GBA 收斂，以消除悲觀情緒是時機（這無害，但不準確且耗時，關(guān)閉 GBA 時機）

STA 單位正確性 – SDC 時間單位、電容單位、電阻單位 – SDC 單位以 sdc 格式指定，從庫讀取解碼或在 STA 流程中設(shè)置。每個工具都有不同的優(yōu)先級規(guī)則來解釋單位。正確的用法對于解釋 SDC 至關(guān)重要。報告單位與庫單位不同。庫單元由工具處理，而報告單元則幫助 STA 用戶以一致性和已知格式解釋報告。

STA 視圖完整性 – 檢查以確保所有功能和掃描模式以及所有 PVTRC 分析角都已根據(jù)項目規(guī)范進行分析。

STA 運行完整性 – 根據(jù)執(zhí)行的所有 STA 視圖，確保每次運行正確結(jié)束，執(zhí)行 STA 的所有階段，以及來自 Unix/LSF/BSUB 的作業(yè)狀態(tài)沒有意外終止，由于磁盤故障、TMP 空間、額外的許可證可用性等導(dǎo)致 STA 中出現(xiàn)任何問題。

• STA 指標檢查 – 真正的 STA 檢查簽核標準時序路徑檢查 – 設(shè)置、保持、恢復(fù)、刪除、時鐘門控、數(shù)據(jù)到數(shù)據(jù)檢查。

設(shè)計規(guī)則檢查 – 最大轉(zhuǎn)換（轉(zhuǎn)換）、最大電容、最大扇出

特殊檢查 – 最小周期/時鐘周期、最小脈沖寬度、噪聲、雙時鐘。

• STA 自定義檢查 – 用于高質(zhì)量 STA 簽核的額外穩(wěn)健性檢查

最大時鐘偏斜 – 偏斜從來都不是簽核的標準，因為它的影響已經(jīng)被各種時序違規(guī)所吸收，但過度的偏斜會暴露變化建模缺陷并可能導(dǎo)致硅故障，因此在任何路徑中對偏斜進行合理的限制都是一個很好的做法。

過度的 Xtalk – 定時收斂的關(guān)鍵組成部分，同時損害設(shè)置/保持，對于最小脈沖寬度等檢查是致命的。加劇塊與頂部的相關(guān)性，影響共同路徑悲觀消除 （CPPR） 信用，并影響任何路徑中的小區(qū)/網(wǎng)絡(luò)延遲。必須在數(shù)據(jù)路徑和時鐘的耦合網(wǎng)絡(luò)的耦合上限或延遲或轉(zhuǎn)換時間方面設(shè)置適當?shù)南拗啤?/p>

動態(tài)抖動驗證 – 對于每個時鐘域，通過將源 PLL 抖動與 CTS 網(wǎng)絡(luò)抖動（每個級單元 CTS 網(wǎng)絡(luò)抖動的均方根）復(fù)合來計算動態(tài)抖動，并根據(jù)每個時鐘域抖動規(guī)范進行驗證。僅用于高性能設(shè)計，我們非常保守地將平坦抖動數(shù)應(yīng)用于所有時鐘或時鐘組。

半周期路徑 – 自定義時序報告，用于分析半周期路徑，因為它們具有半周期抖動和自定義不確定性和裕度、IP 接口、掃描路徑等。

而且這個名單是無窮無盡的——基于技術(shù)節(jié)點、公司 STA 理念、簽核所有者的偏執(zhí)狂，天空是自定義 STA 檢查的極限。

未能實施上述 STA 簽核方法將導(dǎo)致頻繁的錯誤，對上市時間產(chǎn)生負面影響，導(dǎo)致昂貴的設(shè)計修復(fù)周期，并降低簽核過程的可信度，這是最關(guān)鍵的因素。