FPGA實(shí)現(xiàn)時(shí)分多址的一種改進(jìn)型方法
加入技術(shù)交流群
在端口A輸入時(shí)鐘clk3072的每個(gè)下降沿，端口A輸入地址AddrIn都遞增1，則在elk3072的上升沿，根據(jù)例化的雙口RAM的IP核，端口A的四路輸入數(shù)據(jù)將存儲(chǔ)進(jìn)相應(yīng)的地址空間中。
在端口B輸入時(shí)鐘elk12288的每個(gè)下降沿，端口B輸入地址AddrOut都遞增1，則在elk12288的上升沿，根據(jù)例化的雙口RAM的IP核，相應(yīng)的地址空間中的數(shù)據(jù)將通過(guò)Dout被讀出來(lái)。
依次將輸出數(shù)據(jù)以時(shí)分多址的幀格式傳輸出去。
評(píng)論