摘要：現(xiàn)有的遙測(cè)接收機(jī)為PCI接口，需安裝在工控機(jī)上使用，為實(shí)現(xiàn)設(shè)備小型化、便攜化，設(shè)計(jì)實(shí)現(xiàn)了小型網(wǎng)絡(luò)接口遙測(cè)解調(diào)模塊，可配合帶有網(wǎng)口的計(jì)算機(jī)使用。采用FPGA進(jìn)行遙測(cè)數(shù)據(jù)的幀同步與IRIG—B時(shí)碼解調(diào)，將接收到的遙測(cè)數(shù)據(jù)添加時(shí)碼后發(fā)送給ARM處理器中的Linux系統(tǒng)，并編寫(xiě)Linux 2．6下的FPGA驅(qū)動(dòng)程序，實(shí)現(xiàn)FPGA數(shù)據(jù)的讀取，然后通過(guò)網(wǎng)卡以TCP／IP格式發(fā)給主機(jī)，主機(jī)實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)與顯示。
關(guān)鍵詞：FPGA；幀同步；ARM；遙測(cè)數(shù)據(jù)；網(wǎng)絡(luò)化；Linux

以太網(wǎng)接口通信速度快，傳輸可靠，使用和配置方便，對(duì)于20 Mb／s以下的碼速率，100 Mb／s的網(wǎng)卡可以進(jìn)行不丟包轉(zhuǎn)發(fā)，采用TCP包格式還可使設(shè)備小型化，便于數(shù)據(jù)的轉(zhuǎn)發(fā)，因此有必要擴(kuò)展設(shè)備的以太網(wǎng)功能。

1 整體模塊設(shè)計(jì)
1．1 系統(tǒng)設(shè)計(jì)
系統(tǒng)設(shè)計(jì)框圖如圖1所示。其中，采編器或接收機(jī)解調(diào)輸出的PCM信號(hào)及時(shí)鐘輸入到FPGA中進(jìn)行幀同步，IRIG—B碼信息也送到FPGA中進(jìn)行解調(diào)，得到時(shí)間信息。數(shù)據(jù)與時(shí)間一起存入SRAM乒乓緩沖區(qū)中，達(dá)到一定大小后，F(xiàn)PGA向ARM處理器發(fā)器中斷，ARM中運(yùn)行的Linux系統(tǒng)，將數(shù)據(jù)取走，進(jìn)行TCP／IP打包，發(fā)送給接收計(jì)算機(jī)。

在設(shè)備開(kāi)始工作前，需要在計(jì)算機(jī)端進(jìn)行參數(shù)設(shè)置，計(jì)算機(jī)TCP／IP包將參數(shù)發(fā)送給ARM處理器，由ARM處理器轉(zhuǎn)發(fā)給FPGA。幀同步器的設(shè)計(jì)中，碼速率為100b／s～10Mb／s，幀長(zhǎng)為4～4 096Word，幀同步碼組為4～32，ARM網(wǎng)卡為100Mb／s。
1．2 硬件實(shí)現(xiàn)
PCB采用6層結(jié)構(gòu)，相鄰布線層，水平垂直交叉，電路層與電源層單獨(dú)分開(kāi)，提供良好的電磁兼容特性。
1．2．1 FPGA
FPGA選擇EP1C12，為實(shí)現(xiàn)乒乓緩沖結(jié)構(gòu)，采用SRAM為IS61LV25616。輸入信號(hào)使用SMA線纜連接，在傳輸過(guò)程中會(huì)引入衰減，信號(hào)輸入輸出易出現(xiàn)阻抗不匹配的情況，選用AD8556構(gòu)成射隨器，對(duì)輸入信號(hào)進(jìn)行匹配，同時(shí)也增大模擬源的輸出能力。
1．2．2 ARM
在此采用S3C2440，內(nèi)核為ARM920T，最高頻率為400 MHz，帶MMU支持操作系統(tǒng)。內(nèi)存采用2×32 MB的SDRAM，存儲(chǔ)采用128 MB NAND FLASH，網(wǎng)卡采用DM9000A。
1．2．3 ARM與FPGA的接口連接
這里采用總線接口，將FPGA作為一個(gè)存儲(chǔ)設(shè)備掛在ARM的存儲(chǔ)器總線上，如圖2所示。

FPGA在ARM中起始地址為0x18000000，以4 B對(duì)齊，占用0x80個(gè)地址，地址范圍為0x18000000～Ox1800007C，中斷為EINT0。
在FPGA內(nèi)部采用讀／寫(xiě)指針來(lái)模擬FIFO，用一個(gè)地址來(lái)讀取FPGA數(shù)據(jù)，其余地址用于配置幀同步器與模擬源的參數(shù)。

2 幀同步與B碼解調(diào)
FPGA完成PCM數(shù)據(jù)的幀同步和解調(diào)B碼，寫(xiě)入到乒乓SRAM緩沖區(qū)中，實(shí)現(xiàn)如圖3所示。