摘要：為了實(shí)現(xiàn)靶場時統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號，采用VHDL語言在FPGA邏輯電路中設(shè)計(jì)了DC code編碼器硬件電路，通過QuartusⅡ軟件建立工程文件對VHDL語言DC code編碼器電路進(jìn)行編譯和仿真，獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號。經(jīng)過實(shí)踐驗(yàn)證，該電路具有實(shí)現(xiàn)方法簡單、電路穩(wěn)定性好、精度高的特點(diǎn)，實(shí)測同步精度小于1μs。
關(guān)鍵詞：IRIG-B；DC code；FPGA；VHDL

O 引言
在測控設(shè)備的時間統(tǒng)一系統(tǒng)向靶場試驗(yàn)系統(tǒng)提供標(biāo)準(zhǔn)時間和頻率信號，以實(shí)現(xiàn)整個試驗(yàn)系統(tǒng)的時間和頻率的統(tǒng)一，是由各種電子設(shè)備組成的一套完整系統(tǒng)。時統(tǒng)設(shè)備閣向用戶設(shè)備發(fā)送的時間信號中，含有時間信息編碼的串行時間碼，該碼應(yīng)與標(biāo)準(zhǔn)時間精確同步的時間信號，適用于信道傳輸。IRIG(Inter Range Instrumentation Group)是美國RCC(Range Commanders Council)所屬的負(fù)責(zé)制定靶場標(biāo)準(zhǔn)等工作的機(jī)構(gòu)，由其所屬TCG負(fù)責(zé)，制定了靶場時統(tǒng)和通信系統(tǒng)的標(biāo)準(zhǔn)。IRIG時間標(biāo)準(zhǔn)包括并行時間碼格式和串行時間碼格式，IRIG-B碼是串行時間碼格式，是我國標(biāo)準(zhǔn)化時統(tǒng)設(shè)備與用戶設(shè)備接口的時間信號標(biāo)準(zhǔn)的基礎(chǔ)。

1 IRIG-B標(biāo)準(zhǔn)DC碼
IRIG-B碼的幀頻是1幀／s，每一幀包括100個碼元(脈沖)，每個碼元的準(zhǔn)時參考點(diǎn)是該脈沖的前沿。IRIG-B碼采用脈寬調(diào)制的方法表示，碼元的脈沖寬度有3種，每種脈寬代表各自不同的信息，分別為脈寬2 ms代表二進(jìn)制“0”、脈寬5 ms代表二進(jìn)制“1”、脈寬8 ms代表該碼元為標(biāo)識位。一幀IRIG-B由100個碼元組成，從參考碼元PR開始到位置識別標(biāo)志P0結(jié)束。參考標(biāo)志是由位置識別標(biāo)志P0和相鄰的參考碼元PR組成的，PR的前沿即為該幀B碼的準(zhǔn)秒時刻。在一幀B碼中，每10個碼元中有一個位置標(biāo)示符，被記作P1，P2，P3，…，P9，P0。如圖1所示。

每幀中表示時間信息的碼元共有30個，時間信息采用二-十進(jìn)制編碼，它所表達(dá)的時間包括：從00～59共7個碼元的‘秒’信息、從00～59共7個碼元的‘分’信息、從00～23共6個碼元的‘時’信息、從001～365或366共10位碼元的‘天’信息。幀中還有特標(biāo)控制等信息。所有未攜帶信息的碼元其寬度均為2 ms。

2 VHDL語言實(shí)現(xiàn)
VHDL語言實(shí)現(xiàn)程序如下：