日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > SoC設(shè)計之組態(tài)性處理器IP

          SoC設(shè)計之組態(tài)性處理器IP

          作者: 時間:2010-09-29 來源:網(wǎng)絡(luò) 收藏


          5.針對的應(yīng)用進(jìn)行最佳化

          的應(yīng)用非常多,有的是數(shù)字相機(jī)(DSC)的,有的是可攜式媒體播放器(PMP)的SoC,或是導(dǎo)航機(jī)(PND)的SoC,不同的SoC其應(yīng)用也不同,例如DSC SoC不重視音訊處理,而PND SoC只專注靜態(tài)視訊處理及簡易的音訊處理,但卻需要重視數(shù)字信號的處理(接收衛(wèi)星定位信號后的相關(guān)處理),至于PMP、STB(視訊機(jī)上盒)則重視動態(tài)、高質(zhì)量的音/視訊處理,也重視信號處理(接收、處理節(jié)目信號)。

          由上可知,不同的執(zhí)行處理特性、不同的運(yùn)算負(fù)荷度,若用單一架構(gòu)則難以滿足,而可卻可以針對不同的應(yīng)用需求來進(jìn)行,以合乎各種應(yīng)用取向的SoC

          的隱憂

          雖可組態(tài)性處理器IP有如上的5種優(yōu)點(diǎn),但也不表示沒有缺點(diǎn),事實上,隨半導(dǎo)體技術(shù)及市場演化,可組態(tài)性處理器也面臨一些隱憂、威脅,以下我們簡要討論。

          1.工藝持續(xù)縮密,芯片面積資源獲得寬解

          芯片的縮密工藝技術(shù)仍持續(xù)精進(jìn),從90nm、65nm、到45nm,并持續(xù)往下探,使芯片電路面積成本愈來愈低,因此芯片設(shè)計者已不如過往般重視面積成本,事實上處理器的多核化發(fā)展,無論是同質(zhì)多核、異質(zhì)多核,都表示「透過電路面積倍增的作法來爭取效能提升」已屬可行、值得。如此,透過組態(tài)作法讓執(zhí)行核心的面積最佳化,此種需求將逐漸減少。

          2.芯片上市的時間壓力愈來愈大

          使用IP為的就是要節(jié)省芯片設(shè)計的驗證心力、加速芯片的開發(fā),讓芯片更早上市銷售,而今市場競爭更加激烈,芯片Time To Market壓力比過去更大,使許多SoC項目都舍棄從Soft IP階段開始設(shè)計,直接取用Hard IP加速設(shè)計。

          然而可組態(tài)性處理器IP可說是比Soft IP更Soft(軟)性的IP,是從「比Soft IP」更前期的設(shè)計階段開始著手,好處是獲得更高的設(shè)計彈性,但相對的就是增加SoC的設(shè)計時間,甚至為實現(xiàn)組態(tài)化而必須學(xué)習(xí)、熟悉另一套前期設(shè)計工具,即處理器的組態(tài)工具。

          3.軟件風(fēng)險

          此點(diǎn)前面已約略提及,事實上,除有軟件移植性、兼容互通性等疑慮,軟件的后續(xù)維護(hù)也將令人擔(dān)憂,同時協(xié)力業(yè)者提供的宏程序(Macro)也可能無法立即適用,這些都須再行斟酌、調(diào)修。特別是軟件開發(fā)、維護(hù)成本在整體SoC方案中所占的比重愈來愈高,許多原有以硬件電路方式設(shè)計成的功效,而今多半轉(zhuǎn)成軟件方式實現(xiàn)。

          4.固定組態(tài)處理器IP的轉(zhuǎn)向

          ARM、MIPS等皆是以固定組態(tài)性處理器IP為主,不過為因應(yīng)客戶需求也開始有些轉(zhuǎn)變,或允許部分的特例,例如MIPS的Pro系列IP就擁有組態(tài)性,或如ARM的OptimoDE Data Engines能因應(yīng)不同需求的應(yīng)用設(shè)計。

          附注1:ARM、MIPS在處理器IP的主要授權(quán)業(yè)務(wù)逐漸成熟后,也開始進(jìn)行相關(guān)延伸,如ARM延伸至實體IP領(lǐng)域,MIPS延伸到模擬/混訊IP領(lǐng)域,此外兩家業(yè)者皆開始跨入32位的控制器IP市場。

          附注2:除了Soft IP、Hard IP外也有Firm IP,F(xiàn)irm IP的設(shè)計完成度介于前兩者之間,不過在產(chǎn)業(yè)的實際運(yùn)用中卻不如前兩者普遍。

          本文引用地址:http://yuyingmama.com.cn/article/151474.htm



          圖 Tensilica Xtensa系列可組態(tài)性處理器IP的組態(tài)設(shè)計示意圖,左上是勾核需求的功效項、特性項,例如需不需要硬件乘法器、桶式移位器等,右上則是延伸處理器架構(gòu),例如增加緩存器、增加VLIW數(shù)據(jù)路徑等,左下則進(jìn)行設(shè)計應(yīng)用最佳化,右下則是軟件自動化產(chǎn)生工具。


          上一頁 1 2 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉