摘要：項目實現(xiàn)的是一個手持式雙蹤袖珍示波器，以TMS320F28033為核心，由信號放大電路、信號采集電路、數(shù)據(jù)存儲與處理模塊、系統(tǒng)控制與顯示模塊等部分組成。信號放大電路先對輸入信號進行程控增益放大。信號采集電路使用高速ADC對信號進行模數(shù)轉(zhuǎn)換，數(shù)據(jù)送入以FPGA為核心的數(shù)據(jù)存儲與處理模塊。TMS320F28033控制液晶顯示和觸摸輸入。系統(tǒng)具有體積小、輸入阻抗小、功耗小等特點。

　　引言

　　基于性能夠用、體積夠小的原則，本項目設(shè)計的示波器解決了以下幾個問題：

　　(1)利用新穎的設(shè)計取代了傳統(tǒng)示波器中必需的繼電器，而同樣實現(xiàn)DC/AC耦合的電切換，體積很小;

　　(2)實現(xiàn)了很高的輸入阻抗和很小的輸入電容;

　　(3)主控采用了功能強大，外設(shè)豐富，功耗低的TMS320F28033，簡化了系統(tǒng)設(shè)計，減小了體積，有助于設(shè)計最終實現(xiàn)了真正的袖珍與便攜。

　　系統(tǒng)方案

　　系統(tǒng)整體設(shè)計見圖1。主控TMS320F28033負責控制液晶和觸摸輸入，即“人機界面”。使用GPIO模擬8080總線控制液晶，使用具有輸入輸出功能的AIO以及內(nèi)部ADC實現(xiàn)觸摸輸入。通過SPI與FPGA交換數(shù)據(jù)，并對數(shù)據(jù)進行處理和顯示。系統(tǒng)的數(shù)字校準也是在其中完成的。同時還有檢測電源電壓的功能。FPGA把高速ADC輸出的數(shù)據(jù)流存儲在內(nèi)部SRAM中，通過PWM控制輸出占空比，濾波后以其直流電平控制壓控增益放大器的增益，通過IO控制模擬開關(guān)的通斷實現(xiàn)DC/AC耦合的切換。FPGA內(nèi)部邏輯實現(xiàn)了信號的觸發(fā)控制，通過SPI把數(shù)據(jù)傳送到TMS320F28033?！　?/p>

 

　　信號進入系統(tǒng)，先后經(jīng)過跟隨保持、直流/交流耦合、程控增益放大、帶寬限制濾波器，再進入高速ADC——ADS62P22。為了防止頻譜混疊，對輸入高速ADC的信號使用阻容網(wǎng)絡(luò)進行了帶寬限制。低通阻容網(wǎng)絡(luò)的輸入帶寬是20MHz。