因為眾所周知的漏電流問題，65nm及以下芯片設計要解決的關鍵問題之一就是功耗。在低功耗設計理念上，真正的低功耗設計從RTL就應該開始，這一點非常關鍵。從前端就開始優(yōu)化的效果與到后端才開始優(yōu)化是非常不同的。如果等到芯片實現(xiàn)的時候再考慮功耗優(yōu)化問題，那么所能降低功耗的程度就很有限了。而從前端設計就開始考慮功耗優(yōu)化，那么到了后端，這種效果就會成倍地顯現(xiàn)出來。在這一理念之下，Cadence建立了完整的低功耗設計流程，在每個環(huán)節(jié)都提供低功耗的設計方法和工具。而Cadence的低功耗驗證流程，在邏輯和實現(xiàn)等環(huán)節(jié)都要考慮功耗問題。目前這一設計流程在移動設備芯片的設計上獲得成功。

　　關注五 數(shù)?；旌显O計應統(tǒng)一數(shù)據(jù)庫

　　芯片設計經(jīng)歷了起初針對分立器件的小型全定制設計、小規(guī)模數(shù)字設計以及大規(guī)模數(shù)字設計等幾個階段。曾經(jīng)有一個時期，數(shù)字設計是業(yè)界的關注點，但現(xiàn)在SoC設計使數(shù)?；旌显O計變得越來越重要。

　　數(shù)?；旌显O計的趨勢之一就是把大規(guī)模數(shù)字電路設計與模擬電路設計放在同一個數(shù)據(jù)庫中進行，而且這個數(shù)據(jù)庫要涵蓋前端和后端。而Cadence也已經(jīng)把Virtu-oso全定制數(shù)模混合設計平臺與Encounter大規(guī)模數(shù)字電路設計平臺合在一起，采用一個統(tǒng)一的數(shù)據(jù)庫，使模擬電路與大規(guī)模數(shù)字電路可以實現(xiàn)交互設計。這個統(tǒng)一的數(shù)據(jù)庫名為OpenAccess，Cadence把它開放給業(yè)界。

　　關注六 芯片設計過程要考慮DFM

　　在65nm芯片設計之前，可制造性設計(DFM)不需要設計企業(yè)考慮，那是晶圓代工廠要考慮的問題;在65nm之后，芯片設計企業(yè)也不得不考慮可制造性設計了。這是一個重要的趨勢?？芍圃煨栽O計，其中就包括芯片企業(yè)需要建一些庫，例如存儲器、高速I/O等。目前就有好多客戶，特別是做高性能產(chǎn)品的客戶，找Cadence來幫助他們建低功耗的庫，這是一個明顯的趨勢。

　　雖然Cadence已在軟硬件協(xié)同驗證、低功耗、混合信號統(tǒng)一數(shù)據(jù)庫、DFM、C-to-Silicon等方面取得了一定的成果，但還有很多事情要做。目前，應用驅動的系統(tǒng)級設計、OpenIntegrationPlatform(IP集成平臺)、更先進節(jié)點技術的開發(fā)是我們不斷投入的重點。