- 摘 要：本文提出了一種高效的復信號處理芯片的設計方法。本芯片是某雷達信號處理機的一部分，接收3組ADC的輸出復數據，依次完成去直流、加窗、512點FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中，加窗、512點FFT和求功率譜復用一個蝶形單元。本芯片由單片FPGA實現，計算精度高、速度較快，滿足雷達系統(tǒng)的實時處理要求。關鍵詞： FFT；蝶形單元；塊浮點；功率譜； FPGA
引言復信號處理芯片是某雷達系統(tǒng)的一部分。雷達系統(tǒng)的實時處理特點要求芯片運
- 關鍵字：
FFT FPGA 蝶形單元 功率譜 塊浮點
- 微電子學的發(fā)展徹底改變了計算機的設計：集成電路技術增加了能夠安裝到單個芯片中的元器件數目及其復雜度。因此，采用這種技術可以構建低成本、專用的外圍器件，從而迅速地解決復雜的問題。
- 關鍵字：
FPGA 脈動 陣列
- 介紹了PCI總線控制芯片PCI2040的功能及內部結構，分析了基于PCI總線的雙DSP通信的硬件結構及實現方法，并描述了利用Windows2000 DDK開發(fā)WDM設備驅動程序的方法及PCI雙DSP通信驅動程序主要模塊的設計方法和編程注意要點。
- 關鍵字：
PCI DSP WDM 總線
- 文章介紹了一種基于TI公司的TMS320VC5402來構造指紋識別系統(tǒng)的方法。詳細論述了系統(tǒng)的各個組成部分以及指紋識別算法的實現流程，結合VC5402的指令集和自身結構特點，討論了如何高效的設計應用程序的方法。
- 關鍵字：
系統(tǒng) 指紋識別 自動 DSP 基于
- 摘 要：本文介紹了高速ADC AD9430的功能，詳細說明了使用高速FPGA來控制AD9430構成高速(140MSPS)、高精度(12位)數據采集系統(tǒng)的設計方法，并給出了具體實現的系統(tǒng)框圖和測試結果。關鍵詞：數據采集；FPGA；AD9430引言結合實際任務的要求，本文提出了一種基于AD9430的高速數據采集系統(tǒng)，主要用于采集雷達回波。在這個系統(tǒng)中，選用高速邏輯器件控制A/D轉換和FIFO存儲，同時通過FPDP(Front Panel Data Port)總線將采集的數據發(fā)送出去。由
- 關鍵字：
AD9430 FPGA 數據采集
- 摘 要：本文介紹了應用于磁軸承的雙DSP熱備容錯控制方案，該方案采用時鐘同步技術，由總線表決模塊實現系統(tǒng)的容錯處理，硬件判決模塊實現硬件故障判斷。由中心仲裁模塊根據兩判決模塊的結果進行復雜的仲裁，并完成切換和完善的報警邏輯，從而提高了磁軸承控制系統(tǒng)的可靠性。關鍵詞：容錯；磁軸承； 控制器； CPLD； DSP引言電磁軸承(AMB)是利用可控電磁吸力將轉子懸浮起來的一種新型高性能軸承，具有無接觸、無摩擦、高速度、高精度、不需潤滑和密封等一系列特點，在交通、超高速超精密加工
- 關鍵字：
CPLD DSP 磁軸承 控制器 容錯
- 摘 要：本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上，采用VHDL描述語言，并結合FPGA，實現了一種非對稱同步FIFO的設計。關鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數據緩存的電路器件，可應用于包括高速數據采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用，例如在某數據采集和處理系統(tǒng)中，需要通過同步FIFO來連接8位A/D和16位數據總線的MCU，但是由于目前同步FIFO器件的輸入與輸
- 關鍵字：
BlockRAM DLL FPGA VHDL 非對稱同步FIFO 存儲器
- 摘 要：本文介紹了基于TMS320VC33 DSP芯片的應變力測試系統(tǒng)的設計，給出了結構原理框圖，并圍繞DSP設計了測試系統(tǒng)的中斷、復位子系統(tǒng)、存儲子系統(tǒng)和通信子系統(tǒng)。同時還對測試系統(tǒng)進行了信號完整性分析。關鍵詞：測試系統(tǒng)；DSP；應變力；信號完整性車輪與軌道間的作用力是評價車輛運行品質的重要因素，能否準確及時地獲取輪軌間的作用力直接影響著車輛脫軌系數等參數的計算。應變力測試系統(tǒng)是設計列車運行狀態(tài)地面安全監(jiān)測平臺的關鍵環(huán)節(jié)，本文用DSP芯片開發(fā)的測試系統(tǒng)正是針對這一需要
- 關鍵字：
DSP 測試系統(tǒng) 信號完整性 應變力
- 摘 要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現方法。通過對所設計的鎖相環(huán)進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環(huán)的捕獲性能。關鍵詞：數字鎖相環(huán)(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環(huán)的一個重要參數，指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時間。在一些系統(tǒng)中，如跳頻通信系統(tǒng)，由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環(huán)能夠對信號相位快速捕獲。因此
- 關鍵字：
FPGA VHDL 捕獲時間 數字鎖相環(huán)(DPLL)
- 為DSP控制的功率因數校正（PFC）變換器提出了一種新穎的采樣算法，它能夠很好地消除PFC電路中高頻開關動作產生的振蕩對數字采樣的影響。
- 關鍵字：
新穎 采樣 算法 變換器 PFC DSP 控制 基于
- 深入研究高速數字電路設計中的信號完整性問題；分析電路中破壞信號完整性的原因；結合一個實際的ＤＳＰ數據采集系統(tǒng)、闡述實現信號完整性的具體方案。
- 關鍵字：
完整性 問題 信號 數據采集 DSP 高速
- VirtexE系列是XILINX公司生產的新型FPGA芯片，可用來進行數十萬邏輯門級的系統(tǒng)設計和百兆赫茲級的高速電路設計。
- 關鍵字：
FPGA 50E XCV 50
- 介紹了一種基于ALTERA公司大規(guī)模可編程邏輯器件EPF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細分、辨向電路、計數電路、接口處理電路的設計原理，風時給出了詳細的電路和仿真波形。
- 關鍵字：
FPGA 光柵 信號 模塊
- 介紹了一種采用DSP芯片TMS320LF2407A實現永磁同步電機磁場定向控制器的控制原理，給出了采用磁場定向控制策略來設計該控制器的硬件組成結構及軟件設計流程。
- 關鍵字：
定向 控制器 設計 磁場 電機 DSP 永磁 同步 PMSM
- 摘 要：本文介紹了一種同步測周期計數器的設計，并基于該計數器設計了一個高精度的數字頻率計。文中給出了計數器的VHDL編碼，并對頻率計的FPGA實現進行了仿真驗證，給出了測試結果。關鍵詞：頻率計；VHDL；FPGA；周期測量
在現代數字電路設計中，采用FPGA結合硬件描述語言VHDL可以設計出各種復雜的時序和邏輯電路，具有設計靈活、可編程、高性能等優(yōu)點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現寬頻段高精度數字頻率計的設計。
圖1 同步測周期計數器
- 關鍵字：
FPGA VHDL 頻率計 周期測量
dsp+fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
