cadence.spb.15.2. 文章 最新資訊
Cadence推出Voltus IC電源完整性解決方案
- 亮點(diǎn)： ?新的電源完整性分析引擎具有大規(guī)模的并行執(zhí)行能力，可達(dá)10倍的更快性能 ?新層次化體系架構(gòu)支持高達(dá)10億實(shí)例的非常大的設(shè)計(jì) ?在整個(gè)設(shè)計(jì)流程中與關(guān)鍵的Cadence工具緊密結(jié)合，包括業(yè)界最快速的時(shí)序簽收解決方案Cadence Tempus(Cadence Tempus Timing Signoff Solution) ?Voltus技術(shù)已經(jīng)通過臺積電對16納米FinFET工藝的IR壓降分析和精度以及電遷移規(guī)則方面的驗(yàn)證 為解決電子開發(fā)人員所面臨的重要的功耗挑戰(zhàn)，C
- 關(guān)鍵字： Cadence IC電源
Cadence宣布推出Interconnect Workbench
- 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)今天宣布推出Cadence? Interconnect Workbench。Interconnect Workbench是一種軟件解決方案，在整個(gè)片上系統(tǒng)設(shè)計(jì)過程對互連進(jìn)行周期精確的性能分析，能在關(guān)鍵流量狀況下快速識別出設(shè)計(jì)問題，并幫助用戶改進(jìn)器件性能、加快產(chǎn)品上市。Interconnect Workbench搭配Cadence Interconnect Validator，組成了一套完整的功能驗(yàn)證與性能檢驗(yàn)解決方案。
- 關(guān)鍵字： Cadence 處理器 IP
Cadence推出業(yè)界首款支持DTS Neural Surround的IP核解決方案
- Cadence設(shè)計(jì)系統(tǒng)公司宣布該公司成為第一家提供DTS Neural Surround支持的IP DSP供應(yīng)商。結(jié)合Cadence Tensilica HiFi Audio/Voice DSP，DTS Neural Surround為汽車和音視頻接收器帶來家庭影院般的體驗(yàn)，大幅改善了MP3等壓縮媒體類型的上混頻音質(zhì)。 “通過推出像DTS Neural Surround這樣的用于下一代汽車音頻處理器的、全新的、經(jīng)過大幅優(yōu)化的、創(chuàng)新的音頻解決方案，并在測試方面大力投入以確保產(chǎn)品的堅(jiān)固性
- 關(guān)鍵字： Cadence DTS
Cadence FSP:FPGA-PCB系統(tǒng)化協(xié)同設(shè)計(jì)工具介紹
- Cadence FPGA System Planner（FSP）是一款完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計(jì)工具。此次主要為大家介紹FPGA Sys ...
- 關(guān)鍵字： Cadence FSP:FPGA-PCB 設(shè)計(jì)工具
二代提速硬件仿真 關(guān)注功耗/速度優(yōu)勢IP公司
- Cadence CDNLive上海站，廠商聊的最多的，大家最想了解的，自然是剛剛在北京首發(fā)的Palladium XP II驗(yàn)證平臺和系統(tǒng)開發(fā)增強(qiáng)套件。作為Palladium XP仿真系統(tǒng)的更新產(chǎn)品，二代產(chǎn)品最多可以將驗(yàn)證性能再提高50%，更將其業(yè)界領(lǐng)先的容量擴(kuò)展至23億門。而Cadence也是首次在美國以外推出新品發(fā)布，其中包含的種種深意，也是值得好好探究一番…… 硬件仿真平臺發(fā)展的深意 隨著芯片設(shè)計(jì)的復(fù)雜度越來越高，驗(yàn)證工程師已經(jīng)不能高效地使用傳統(tǒng)RT
- 關(guān)鍵字： Cadence IP
TSMC和Cadence合作開發(fā)3D-IC參考流程以實(shí)現(xiàn)真正的3D堆疊
- ? 新參考流程增強(qiáng)了CoWoSTM (chip-on-wafer-on-substrate)芯片設(shè)計(jì) ? 使用帶3D堆疊的邏輯搭載存儲器進(jìn)行過流程驗(yàn)證 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ：CDNS)今天宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設(shè)計(jì)上進(jìn)行了驗(yàn)證 ，可實(shí)現(xiàn)多塊模的整合。它將臺積電的3D堆疊技術(shù)和Cadence?3D-IC解決方案相結(jié)合，包
- 關(guān)鍵字： Cadence 3D-IC
Cadence發(fā)表新一代驗(yàn)證運(yùn)算平臺
- 為了讓半導(dǎo)體與系統(tǒng)制造廠商加快產(chǎn)品上市速度，益華電腦(Cadence Design Systems)發(fā)表Palladium XP II 驗(yàn)證運(yùn)算平臺，作為強(qiáng)化系統(tǒng)開發(fā)套裝不可或缺的一環(huán)，大幅加速軟硬體驗(yàn)證。 Palladium XP II 平臺建立在屢獲獎(jiǎng)項(xiàng)肯定的 Palladium XP 仿真技術(shù)基礎(chǔ)之上，提升驗(yàn)證效能達(dá)50%，并擴(kuò)展容量達(dá)23億邏輯閘。由于更低的功耗與更高的閘道密度，現(xiàn)在客戶能夠以更小的面積承載更大的資料量。Cadence益華電腦也擴(kuò)大支援8種全新行動與消費(fèi)性通訊協(xié)定，加速模
- 關(guān)鍵字： Cadence 驗(yàn)證運(yùn)算平臺
cadence.spb.15.2.介紹
您好，目前還沒有人創(chuàng)建詞條cadence.spb.15.2.!
歡迎您創(chuàng)建該詞條，闡述對cadence.spb.15.2.的理解，并與今后在此搜索cadence.spb.15.2.的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cadence.spb.15.2.的理解，并與今后在此搜索cadence.spb.15.2.的朋友們分享。 創(chuàng)建詞條
cadence.spb.15.2.電路
cadence.spb.15.2.相關(guān)帖子
cadence.spb.15.2.資料下載
cadence.spb.15.2.專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473