Altera 公司 (NASDAQ: ALTR) 今天宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識(shí)產(chǎn)權(quán) (IP) 內(nèi)核。Altera 的串行 RapidIO IP 內(nèi)核可支持多達(dá)四條通道，每條通道速率為 5.0 GBaud，從而滿(mǎn)足了無(wú)線(xiàn)市場(chǎng)日益增長(zhǎng)的帶寬和可靠性需求。該 IP 內(nèi)核專(zhuān)門(mén)針對(duì)擁有多個(gè)嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化，并得到了Quartus® II 軟件 v9.1 的支持。

　　RapidIO 2.1 規(guī)范在許多應(yīng)用中均可實(shí)現(xiàn)高達(dá) 20 GBaud 速率的高性能，其中包括新一代無(wú)線(xiàn)基站、高性能系統(tǒng)和 DSP 陣列 (farm)。RapidIO 2.1規(guī)范支持基于 Altera 全套串行 RapidIO 解決方案，其包括一個(gè)后向兼容 RapidIO 1.3 規(guī)范的終端 IP 內(nèi)核、參考設(shè)計(jì)、應(yīng)用手冊(cè)、測(cè)試平臺(tái)，以及一些領(lǐng)先的數(shù)字信號(hào)處理器和開(kāi)關(guān)廠(chǎng)商的互操作性報(bào)告。該串行 RapidIO IP 內(nèi)核已獲得 RapidIO 商會(huì)總線(xiàn)功能模型的質(zhì)量認(rèn)可，同時(shí)還獲得了 Altera 40-nm Stratix IV GX 及 Stratix IV GT FPGA 和 HardCopy® IV GX ASIC 的支持。

　　Altera 器件產(chǎn)品市場(chǎng)高級(jí)總監(jiān) Luanne Schirrmeister 說(shuō)：“我們的許多無(wú)線(xiàn)客戶(hù)極為重視系統(tǒng)帶寬和可靠性，對(duì)他們而言，串行 RapidIO 是一種頗受歡迎的接口。將業(yè)界首款支持 2.1 規(guī)范的串行 RapidIO IP 內(nèi)核與 Altera 業(yè)界領(lǐng)先的 FPGA 以及收發(fā)器技術(shù)相結(jié)合，讓我們能夠從容地滿(mǎn)足客戶(hù)最為重視的系統(tǒng)要求，其中包括性能、可靠性和可擴(kuò)展性。”