引言

　　無線運營商通過提供增強數據服務來提高單位用戶平均收益(ARPU)，這同時推動了對寬帶的需求，導致對數據速率的要求越來越高。而且，為用戶提供各種應用體驗的要求也促使底層網絡體系結構進行變革。窄帶2G GSM、IS-95系統(tǒng)等以語音為中心的技術已經發(fā)展到了基于WCDMA的HSDPA和HSUPA系統(tǒng)，峰值數據速率達到了10Mbps。今后的3GPP長期發(fā)展規(guī)范采用了多輸入多輸出(MIMO)等復雜的信號處理技術，以及正交頻分復用接入(OFDMA)和多載波碼分復用接入(MC-CDMA)等新的射頻技術，這些技術是實現100 Mbps以上吞吐量的關鍵。WiMAX等其他OFDM寬帶無線系統(tǒng)也在不斷發(fā)展，傳輸速率已經超過了70 Mbps。

　　數據速率之所以能夠提高，主要是使用了高階調制技術以及可變速率通道編碼，也就是常說的自適應調制和編碼(AMC)等技術。復雜的空間信號處理方法，例如聚束和MIMO天線技術，也是提高數據速率成熟可靠的技術，但其代價是需要進行復雜的計算。對于設計基站的OEM而言，這些支撐技術帶來了很大的挑戰(zhàn)，設計的基站不但要有很高的性價比，能夠更新，而且要非常靈活，隨著標準的發(fā)展能夠繼續(xù)使用。

　　基站設計要求

　　無線系統(tǒng)設計人員需要滿足的關鍵需求包括處理速度、靈活性以及產品及時面市等，所有需求最終決定了對硬件平臺的選用。

　　處理帶寬

　　WiMAX和LTE寬帶無線系統(tǒng)對吞吐量和數據速率的要求遠遠高于WCDMA和cdma2000等蜂窩系統(tǒng)。為了能夠支持如此高的數據速率，底層硬件平臺必須有足夠的處理帶寬。而且，Turbo編解碼等高級信號處理技術以及快速傅立葉變換/反變換(FFT/IFFT)、聚束、MIMO、峰值因子抑制(CFR)和數字預失真(DPD)等前端功能都需要進行大量的計算，每秒乘累加(MAC)操作高達數十億次。

　　靈活性

　　WiMAX是相對較新的市場，目前還處于最初的發(fā)展和實施階段。同樣，3GPP LTE也還在制定過程中，在最終完成之前，還需要經過多個版本的修訂。雖然有很多種移動寬帶技術，例如WiMAX、LTE和UMB等，但它們的共同點是OFDMA-MIMO。在目前的背景下，需要有靈活的可編程產品來實現標準未確定的或多協(xié)議的基站。系統(tǒng)如果具有這種靈活性，無線基礎設施OEM和運營商則可以大大降低資金投入和運營開支，同時減小了標準不斷變化帶來的風險。

　　降低成本的途徑

　　設計和開發(fā)3G系統(tǒng)時得出的一個重要經驗是從一開始就要制定長期降低成本的策略。不斷發(fā)展的WiMAX和LTE標準最終會穩(wěn)定下來。OEM和服務供應商要保持在市場上的競爭地位，必須重視最終產品的成本，這要比靈活性重要得多。合適的硬件平臺也是降低批量生產成本的無縫措施，能夠節(jié)省數百萬美元由系統(tǒng)重新設計導致的工程成本投入。

　　系統(tǒng)體系結構設計和邏輯任務劃分

　　信號處理數據通路和控制運算是無線基站中最主要的處理負荷。大部分體系結構結合使用微控制器(MCU)、FPGA和可編程數字信號處理器來實現系統(tǒng)控制、配置和信號處理數據通路。MCU控制系統(tǒng)，而FPGA和數字信號處理器進行數據流處理。處理任務較輕，主要面向控制的任務在數字信號處理器中通過軟件來實現；負載較重的任務最好在FPGA中進行，它具有明顯的并行處理優(yōu)勢。數字信號處理器和FPGA相結合可實現非常靈活的系統(tǒng)，其可編程能力有助于改正缺陷，甚至能夠支持完全不同的標準。

　　FPGA和數字信號處理器之間的劃分取決于處理需求，系統(tǒng)帶寬以及系統(tǒng)配置，發(fā)送和接收天線的數量等。圖1所示為WiMAX和LTE等OFDMA系統(tǒng)中實現基帶物理層(PHY)功能時典型的數字信號處理器/FPGA劃分。

　　通過采用高級多路天線技術，這類系統(tǒng)的吞吐量將有可能超過100 Mbps。基帶PHY功能可以大致分為比特級處理和符號級處理兩類。下面幾節(jié)介紹了這些功能，以及怎樣使用FPGA來完善DSP模塊，同時實現比特級和符號級功能。

　　比特級處理

　　比特級模塊包括發(fā)送側的隨機處理、前向糾錯(FEC)、頻譜交錯、正交相移鍵控(QPSK)和正交振幅調制(QAM)功能映射等。相應的接收處理比特級模塊是符號去映射、頻譜去交錯、FEC解碼和去隨機。發(fā)送比特級功能相對簡單，計算量不大。例如，隨機處理涉及到數據比特和簡單偽隨機二進制序列發(fā)生器輸出的模2加運算。在比特級處理上，雖然FPGA要比固定總線寬度的數字信號處理器靈活一些，但是更容易在數字信號處理器上實現這些計算量不大的函數。相反，隨著吞吐量需求的增加，可以把Turbo編碼功能卸載到FPGA中，以提高系統(tǒng)的性能。在接收側，FEC解碼，包括Viterbi解碼、Turbo卷積解碼、Turbo乘解碼和LDPC解碼等，在數字信號處理器中實現時，其計算量比較大，占用較大的帶寬。

　　FPGA被廣泛用于卸載這些功能，釋放數字信號處理器帶寬以處理其他功能。在同一FPGA中實現去隨機、去速率匹配和混合ARQ等其他比特級功能減少了FPGA和數字信號處理器之間的數據傳送，降低了延時和系統(tǒng)總功耗。同一FPGA還可以用于和MAC層接口，實現加密/解密和認證等某些底層MAC功能。

　　符號級處理

　　OFDMA系統(tǒng)中的符號級功能包括副通道和去副通道、FFT/IFFT、信道估算/均衡、測距/隨機訪問通道(RACH)探測等功能。其他功能包括DFT/IDFT(LTE確定的)，以及通道卡可能采用的CFR等。通道估值和均衡可以離線執(zhí)行，涉及到更適合在數字信號處理器中實現的控制算法。相反，FFT和IFFT函數是普通的數據通路函數，需要以非?？斓乃俣冗M行復數乘法，更適合在FPGA上實現。RACH探測和CFR等功能也需要高性能的低延時FFT/IFFT運算。

　　圖2所示為高端FPGA(Altera Stratix III器件)中含有的嵌入式DSP模塊。DSP模塊一般包括8個專用乘法器；而Stratix III EP3SE110等高級FPGA的112個DSP模塊能夠提供896個18x18乘法器，吞吐量高達500 GMAC。這要比目前市場上的商用數字信號處理器高出一個數量級。

　　在基站中采用高級多路天線技術時，例如空時編碼(STC)、聚束和MIMO方案等，FPGA和數字信號處理器的這種信號處理能力差異便顯得更加突出。在目前以及今后的WiMAX和LTE無線系統(tǒng)中，普遍認為OFDM-MIMO相結合是實現更高數據速率的關鍵。

　　圖1所示的是基站中采用的多路發(fā)送和接收天線。在這種配置中，進行MIMO解碼前，對每一天線流單獨進行符號處理，產生單路比特級數據流。當在數字信號處理器上實現的天線以串行方式執(zhí)行操作時，符號級處理的復雜度會隨之線性增加。例如，使用兩路發(fā)送和接收天線時，假設FFT和IFFT變換長度為2048點，其運算將占用1GHz數字信號處理器60％的處理能力。相比之下，采用FPGA時，可以有效地擴展實現多路天線。FPGA對多路天線數據進行時分復用和并行處理。同一2x2天線FFT/IFFT配置可以利用不到5%的Stratix III EP3SE110 FPGA資源來實現。

　　多路天線方案的優(yōu)勢更明顯，包括更高的數據速率、陣列增益、分集增益和鄰近信道干擾抑制能力等。聚束和空分復用MIMO技術對計算量的要求較大，涉及到矩陣分解和相乘等運算。特別是在這些系統(tǒng)中解線性方程組時，需要采用Cholesky分解、QR分解和奇異值分解函數。這些函數會很快耗盡DSP資源，但在采用了脈動陣列結構的FPGA中實現卻非常適合，這種結構通過并行FPGA來提供最具成本效益的解決方案。

　　數字IF處理和RRH

　　圖3顯示了基帶通道卡向RF卡發(fā)送數據，進行后續(xù)的數字中頻(IF)處理，包括數字上變頻(DUC)、CFR和DPD。數字IF將數字信號處理的范圍從基帶擴展到了天線--RF域，在降低生產成本的同時提高了系統(tǒng)靈活性。而且，數字變頻要比傳統(tǒng)的模擬技術更靈活，性能更好(在衰減和選擇性方面)。需要采用CFR和DPD功能來提高基站功率放大器的效率，從而大大節(jié)省了OPEX。CFR和DPD都需要進行采樣率高達100+Msps的復數乘法運算。與DUC相似，在接收側需要采用數字下變頻(DDC)將IF頻率變回到基帶。

　　引入MIMO和多載波體系結構需要采用時分復用和多通道技術。利用Altera的IP內核，以及創(chuàng)新的DSP Builder工具，在Altera FPGA中可以很容易實現這些任務。DUC和DDC都使用復數濾波器體系結構，包括有限沖擊響應(FIR)和級聯(lián)積分梳狀(CIC)濾波器。高級FPGA能夠提供數百個18x18乘法器，運行速率高達350MHz。這不但為多信道并行處理提供了平臺，而且還是最具成本效益的集成單芯片解決方案。另一發(fā)展趨勢是分布式BTS，射頻單元相對于BTS的其他部分位于遠端，而不是在一個地方。這些射頻單元也稱為遠端射頻前端(RRH)，通過光鏈路和主要的BTS單元進行通信。CPRI和OBSAI是實現RRH的兩個標準。CPRI和OBSAI接口一般在FPGA上實現，利用BTS體系結構的多通道特性可以實現成本效益非常好的解決方案。

　　結論

　　隨著標準的穩(wěn)定，應該逐漸降低最初對基站靈活性的要求，在這一階段，高性能和長期降低成本的途徑是獲得市場成功的關鍵因素。一般采用ASIC來降低成本。FPGA可以無風險移植到低成本結構化ASIC，通過這一途徑能夠大大降低產品生命周期的后期成本。例如，Altera HardCopy II技術提供了無縫、無風險移植途徑，從Stratix II FPGA轉換到成本很低的ASIC，同時也提高了系統(tǒng)性能。HardCopy能夠把成本和功耗降低近70％，進一步減小了封裝尺寸，同時降低了CAPEX和OPEX的構成成本。

　　在目前的無線基站設計中采用數字信號處理器和PLD一直是有效的設計方法。從系統(tǒng)吞吐量需求以及對成本的長期考慮出發(fā)，產品要獲得成功的關鍵是基站體系結構的智能劃分。這樣可以確保最終的產品能夠更新，性價比高，而且非常靈活，隨著多種標準的發(fā)展而重新進行配置。