日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 消費電子 > 設計應用 > 利用Virtex-5 FPGA實現(xiàn)最低功耗解決方案

          利用Virtex-5 FPGA實現(xiàn)最低功耗解決方案

          作者: 時間:2008-06-13 來源:中電網 收藏

            過渡至65納米工藝的具備采用更小尺寸工藝所帶來的優(yōu)勢:低成本、高性能和更強的邏輯能力。盡管這些優(yōu)勢能夠為高級系統(tǒng)設計帶來激動人心的機會,但65納米工藝節(jié)點本身也帶來了新的挑戰(zhàn)。例如,在為產品選擇時,功耗的考慮變得越來越重要。很可能下一代設計會需要在功耗預算不變(或更小)的情況下,集成更多的特性和實現(xiàn)更高的性能。

          本文引用地址:http://yuyingmama.com.cn/article/84173.htm

            本文將分析功耗降低所帶來的益處,還將介紹器件中所采用的多種技術和結構上的革新,它們能提供功耗最低的解決方案,并且不犧牲性能。

            降的好處

            設計所帶來的優(yōu)勢不僅是能滿足器件工作的散熱要求。雖然滿足元件指標對于性能和可靠性十分重要,但如何實現(xiàn)這一點對于系統(tǒng)成本和復雜性都有著巨大的影響。

            首先,降低FPGA的功耗使設計人員能夠采用更便宜的電源,這樣的電源使用的元件數(shù)量較少,并且占用的PCB面積也較小。高性能電源系統(tǒng)的成本通常為每瓦0.5到1美元。的FPGA直接降低了系統(tǒng)的整體成本。

            其次,由于功耗直接與散熱相關,低功耗使設計人員能夠使用更簡單、更便宜的熱量管理解決方案。在很多情況下,設計者將不再需要散熱器,或者只需要更小、更便宜的散熱器。

            最后,由于低功耗工作意味著更少的元件和更低的器件溫度,因此將提高整個系統(tǒng)的可靠性。器件工作溫度每降低10℃,就相當于元件壽命提高了兩倍,因此對于需要高可靠性的系統(tǒng)而言,控制功耗和溫度十分重要。

            功耗:挑戰(zhàn)和解決方案

            FPGA(或任何半導體器件)中的總功耗等于之和。主要由晶體管的泄漏電流引起,即晶體管在邏輯上被關斷時,從源極“泄漏”到漏極或通過柵氧“泄漏”的小電流。是器件核心或I/O在開關過程中消耗的能量,與頻率相關。

            

            在縮小晶體管尺寸時(例如,從90納米到65納米),泄漏電流將會增大。新工藝節(jié)點所使用的短溝長和薄柵氧使電流更容易從晶體管的溝道區(qū)或通過柵氧泄漏。

            在90納米Virtex-4系列產品中,賽靈思公司使用了“三柵極氧化層”的工藝技術,向電路設計者提供了一種強有力的阻止漏電工具。在前幾代FPGA中,使用兩種柵氧厚度:薄柵氧用于FPGA核心中高性能、低工作電壓的晶體管,而厚柵氧用于I/O模塊中尺寸較大,需要承受大電壓的晶體管。簡言之,“三柵極氧化層”指增加一種中間厚度柵氧的晶體管,它的漏電比薄柵氧的核心晶體管要小得多。

            “中間柵氧”的晶體管用在器件核心外圍非關鍵性能的電路(像設置存儲器)或不需要對變化的柵壓進行快速開關響應的電路(像傳輸門)中。薄柵氧、漏電最大的晶體管只保留在需要快速開關速度的路徑部分。結果,總的器件漏電大幅減小,同時性能比上一代FPGA有很大提高。

            三柵極氧化層工藝使Virtex-4器件比競爭性90納米FPGA在靜態(tài)功耗上平均減少了超過70%。這一結果非常成功,因此系列產品中大量使用了這一技術,在65納米工藝節(jié)點上降低漏電。

            盡管業(yè)界預測65納米器件的靜態(tài)功耗將會大幅提高,但是圖1顯示了三柵極氧化層工藝使65納米Virtex器件在最壞(溫度最高)工作條件下達到了與尺寸相當?shù)?0納米Virtex-4器件相同水平的靜態(tài)功耗。因此,系列產品和競爭性高性能FPGA產品相比,在靜態(tài)功耗方面具有真正的優(yōu)勢。

          圖1:Virtex-4與Virtex-5器件在85℃時的靜態(tài)功耗比較。

            

            動態(tài)功耗為65納米FPGA帶來一些其它方面的挑戰(zhàn)。動態(tài)功耗的公式為:

            動態(tài)功耗=C×V2×f

            其中,C是總開關電容、V是電源電壓、f是開關頻率。65納米工藝使FPGA的邏輯能力和性能比傳統(tǒng)器件有了顯著提高,也就是說更多的結點工作在更高的頻率上。如果其它方面的條件不變,動態(tài)功耗將會增大。不過對于動態(tài)功耗而言,也有一個好消息:FPGA電源電壓和結點電容通常在每一代新工藝中都會下降,從而使得動態(tài)功耗比上一代FPGA有所下降。

            Virtex-5器件中,核心電源電壓(VCCINT)從Virtex-4中所使用的1.2V下降到1.0V。由于寄生電容變小(與更小的晶體管相關),以及邏輯塊間的互聯(lián)線長度變短、電容變小,使結點電容減小。此外,Virtex-5器件在金屬互聯(lián)層之間使用了一種介電常數(shù)較低的材料。

            Virtex-5器件的平均結點電容比Virtex-4器件大約減小了15%。加上電壓降低帶來的好處,至少相當于將Virtex-5器件的核心動態(tài)功耗降低了35~40%。


          上一頁 1 2 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉