利用VHDL語言設(shè)計(jì)數(shù)字濾波器，主要在于如何實(shí)現(xiàn)乘法。乘法常用的實(shí)現(xiàn)方法有位串行乘法、分布式算法和并行乘法等。位串行乘法能節(jié)省大量硬件資源，但運(yùn)算周期過長，對(duì)于數(shù)字濾波器這種高速率要求不宜采取。分布式算法是現(xiàn)在比較流行的一種乘法實(shí)現(xiàn)方式，所用硬件資源較少，運(yùn)算速率也較快，但這只是針對(duì)小位寬乘法來說。對(duì)于數(shù)字濾波器的較大位寬的乘法，不宜采取。并行乘法，算法實(shí)現(xiàn)簡(jiǎn)單直觀，對(duì)于現(xiàn)在資源豐富的FPGA，很好實(shí)現(xiàn)。