隨著焊料在最新 IC 中成為問題，發(fā)明家 Anthony Paul Bellezza 設計了兩種基本工藝，在不使用焊料的情況下為集成電路和其他非電路連接進行互連。

根據 Bellezza 的工藝專利申請，其特點包括：

'（1） 低溫熔融：在 CMOS 熱預算范圍內，在 400 °C 以下運行，甚至低至 200 °C。該工藝使用 50-100 PSI 10 的壓力和低溫熱量來創(chuàng)建熔斷互連。

（2）襯底工程：采用鐵/鍍鎳處理形成馬氏體晶體，在加熱過程中吸收碳石墨烯。這創(chuàng)造了真正的類似合金的熔合。

（3）無焊集成：避免傳統焊接，解決石墨烯與金屬結合不良的問題。

（4） 超低電阻：互連的電阻幾乎無法檢測到，從而提高了電路的速度和熱效率。

（5）環(huán)境邊緣：旨在用石墨烯替代銅，更安全、更環(huán)保、更可持續(xù)。

根據本發(fā)明實施例的基于聚變的過程與傳統的互連相比可以更持久，原因如下，例如，

（1） 冶金鍵合：石墨烯熔合到馬氏體合金基材（鐵/鎳）中，形成真正的原子級鍵。這更像是一種合金，而不是表面涂層，這意味著它不易分層、氧化或電遷移。

（2） 無焊料、無粘合劑：消除通常會隨著時間的推移而退化的薄弱界面。

（3）熱穩(wěn)定性：馬氏體結構以高硬度和抗熱循環(huán)性而聞名，這可以使互連在芯片溫度波動下更具彈性。

（4）石墨烯融合吸收：石墨烯不僅僅是分層的，它還被吸收到基板中，這可以減少環(huán)境暴露或機械應力造成的降解。

本發(fā)明的另一個方面提供了一種使用化學合成的二維直接石墨烯沉積過程。

此過程包括

（1）表面集成：石墨烯沉積在CMOS襯底的頂部，與熔合過程相比，隨著時間的推移，CMOS襯底更容易分層或界面破裂。

（2） 摻雜穩(wěn)定性：插層摻雜提高了電導率，但摻雜劑會在熱和電應力下擴散或降解，隨著時間的推移可能會降低性能。

（3）標準基體：雖然與CMOS兼容，但缺乏電熔馬氏體合金方法的冶金魯棒性。

如果在數十年的運行中優(yōu)先考慮最大的耐用性和最小的退化，那么基于熔變的方法具有優(yōu)勢。這更像是將石墨烯構建到芯片的骨架中，而不是將其涂在表面。

例如，二維直接石墨烯沉積工藝可能被證明是有用的，例如，在消費品中，但不可否認的是，它的持續(xù)時間不如聚變工藝持久?？紤]到消費類計算機的升級頻率，它可能適用于此類設備。