Jan Gray是在FPGA中集成32位RISC處理器的專家，他寫了一篇博客叫作FPGA CPU 新聞，副標(biāo)題為 “使用FPGA開(kāi)發(fā)并行計(jì)算機(jī)體系架構(gòu)”。 Jan Gray的最新帖子為FPGAs, 當(dāng)時(shí)和現(xiàn)在，這篇帖子將1995年在Xilinx XC4010PC84-5 FPGA中集成J32 32-bit RISC CPU與目前XilinxVirtex-7XC7VX690T FPGA 集成同一處理器進(jìn)行了對(duì)比。Gray 使用的J32處理器采用經(jīng)典RISC架構(gòu)，帶有3-operand操作指令，4=stage流水線（提取、寄存器讀、執(zhí)行、回寫），和32位操作數(shù)寄存器文件。

1995年，Gray使用的J32處理器基本消耗了XC4010 FPGA中800個(gè)4-input LUT。處理器排列看起來(lái)是這樣：

13年以后。同一J32處理器內(nèi)核集成在Virtex - 7 FPGA，它支持433,000以上的6輸入 LUT，是250個(gè)路由器核心與1000個(gè)處理器互連預(yù)留空間的1000倍。J32 RISC處理器的排列看起來(lái)像這樣：

“也就是說(shuō)過(guò)去18年摩爾定律將每個(gè)FPGA集成1K LUT升級(jí)至每個(gè)FPGA集成1K 32-bit CPU。（順便說(shuō)下，規(guī)模最大的Virtex Ultrascale 3D FPGA有440萬(wàn)個(gè)邏輯單元，所以邏輯容量足夠10,000個(gè)以上Jan Gray所提到的 32位RISC J32 CPU進(jìn)行互連。且看以下的注釋說(shuō)明！）