一個(gè)合格FPGA 工程師的基本要求
作者：
時(shí)間：2017-10-13
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
一個(gè)合格的FPGA工程師需要掌握哪些知識(shí)？這里根據(jù)自己的一些心得總結(jié)一下，其他朋友可以補(bǔ)充啊。
1.Verilog語(yǔ)言及其于硬件電路之間的關(guān)系。
2.器件結(jié)構(gòu)（最好熟練掌握Spartan3，VerTIx4系列的器件結(jié)構(gòu)，及其資源于Verilog行為描述方法的關(guān)系。）。
3.開(kāi)發(fā)工具（熟練掌握Synplify,Quartus，ISE,Modelsim)。
4.數(shù)字電路（組合電路，觸發(fā)器，特別是D觸發(fā)器構(gòu)成分頻器，奇數(shù)倍分頻占空比為50%，時(shí)序電路，并且能用Verilog語(yǔ)言描敘。）。
5.熟悉FPGA設(shè)計(jì)流程（仿真，綜合，布局布線，時(shí)序分析）。
6.熟練掌握資源估算（特別是slice,lut,ram等資源的估算）。
7.同步設(shè)計(jì)原理。
8.熟練掌握基本概念（如建立時(shí)間，保持時(shí)間，流量（即所做FPGA設(shè)計(jì)的波特率）計(jì)算，延遲時(shí)間計(jì)算（所做FPGA設(shè)計(jì)），競(jìng)爭(zhēng)冒險(xiǎn)，消除毛刺的方法等等）。
9.具備具體設(shè)計(jì)經(jīng)驗(yàn)（對(duì)應(yīng)屆生而言如畢業(yè)設(shè)計(jì)）。
10.良好的設(shè)計(jì)思路（流水線設(shè)計(jì)即熟稱(chēng)打拍子，在速率資源功耗之間的折中考慮）。
評(píng)論