3．數(shù)字時鐘管理模塊(DCM)

業(yè)內(nèi)大多數(shù)FPGA 均提供數(shù)字時鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進的FPGA 提供數(shù)字時鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時鐘綜合，且能夠降低抖動，并實現(xiàn)過濾功能。

4．嵌入式塊RAM(BRAM)

大多數(shù)FPGA 都具有內(nèi)嵌的塊RAM，這大大拓展了FPGA 的應(yīng)用范圍和靈活性。塊RAM 可被配置為單端口RAM、雙端口RAM、內(nèi)容地址存儲器(CAM) 以及FIFO 等常用存儲結(jié)構(gòu)。RAM、FIFO 是比較普及的概念，在此就不冗述。CAM 存儲器在其內(nèi)部的每個存儲單元中都有一個比較邏輯，寫入CAM 中的數(shù)據(jù)會和內(nèi)部的每一個數(shù)據(jù)進行比較，并返回與端口數(shù)據(jù)相同的所有數(shù)據(jù)的地址，因而在路由的地址交換器中有廣泛的應(yīng)用。除了塊RAM，還可以將FPGA 中的LUT 靈活地配置成RAM、ROM 和FIFO 等結(jié)構(gòu)。在實際應(yīng)用中，芯片內(nèi)部塊RAM 的數(shù)量也是選擇芯片的一個重要因素。

圖2-7 內(nèi)嵌的塊RAM