日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 時延估計算法的FPGA實現(xiàn)

          時延估計算法的FPGA實現(xiàn)

          作者: 時間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

          是雷達、聲納等領(lǐng)域經(jīng)常遇到的一個問題,提出了利用相關(guān)計算法實現(xiàn),并通過互譜插值提高。結(jié)合器件特性,運用VHDL語言編程,實現(xiàn)了整個相關(guān)算法。利用QuartusⅡ和Matlab軟件進行了聯(lián)合仿真,結(jié)果證明了設(shè)計的正確性。

          本文引用地址:http://yuyingmama.com.cn/article/201706/349312.htm

          算法的實現(xiàn).pdf



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉