日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 并行CRC算法在FPGA上的實現(xiàn)

          并行CRC算法在FPGA上的實現(xiàn)

          作者: 時間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

          循環(huán)冗余碼校驗(Cyclic Redundancy Check)廣泛用于通訊領(lǐng)域和數(shù)據(jù)存儲的。基于在通訊領(lǐng)域和數(shù)據(jù)存儲的應(yīng)用越來越廣泛,的編碼解碼模塊已經(jīng)是上的常用模塊了。采用超前位計算實現(xiàn)上的并行運算,通過實際應(yīng)用證明該算法能有效實現(xiàn)硬件的速度與資源合理平衡。

          并行CRC在FPGA上的實現(xiàn).pdf

          本文引用地址:http://yuyingmama.com.cn/article/201706/348962.htm


          關(guān)鍵詞: 數(shù)據(jù)檢錯 CRC FPGA

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉