通過研究通用串行循環(huán)冗余校驗(CRC)編碼技術并在此基礎上,利用等式代換或矩陣變換等方法推導出通用并行CRC編碼電路結(jié)構(gòu)。根據(jù)傳統(tǒng)的并行CRC編碼方法,發(fā)現(xiàn)在高速數(shù)據(jù)傳輸校驗中,需要大量的人為計算量,由于計算量大,容易產(chǎn)生一些計算錯誤。于是在傳統(tǒng)的串行CRC編碼的思想基礎上,利用FOR循環(huán)語句與流水線技術相結(jié)合,提出基于FPGA的FOR循環(huán)并行CRC流水線算法。

基于FPGA的FOR循環(huán)并行CRC流水線算法.pdf