需要CFR和DPD功能來改善用在基站中放大器效率。這些功能也有助于大大降低RF板的總成本。CFR和DPD包含復(fù)雜的乘法，取樣率可高達100MSPS以上。類似于DUC，在接收端需要數(shù)字下變頻(DDC)把IF頻率變?yōu)榛l。DUC和DDC都采用復(fù)雜的濾波器結(jié)構(gòu)，包括有限脈沖響應(yīng)(FIR)和級聯(lián)積分梳狀(CIC)濾波器。先進的FPGA提供運行速度高達350MHz的數(shù)百個18×18乘法器。這不僅提供并行處理多信道的平臺，而且也是一個經(jīng)濟集成單芯片方案。

有效的設(shè)計方法

隨著標(biāo)準(zhǔn)的穩(wěn)定，對基站靈活性的要求將降低，而成本變?yōu)橐粋€主要的成功因素。選擇FPGA將會大大地節(jié)省成本。

混合FPGA/DSP基平臺，為無線基站提供一種有效的設(shè)計方法。產(chǎn)品成功的關(guān)鍵是根據(jù)系統(tǒng)吞吐量要求和成本考慮在FPGA和DSP之間進行合理分配。這將保證產(chǎn)品最終不僅僅只是可縮放的和經(jīng)濟的，而且靈活、可配置適合多個標(biāo)準(zhǔn)。(彭京湘)

圖1 OFDMA系統(tǒng)中DSP/FPGA分配

圖2 FPGA中的嵌入式DSP單元　

圖3 數(shù)字RF處理功能