利用FPGA實(shí)現(xiàn)HDB3編解碼功能
加入技術(shù)交流群
3．1．2 V碼和B碼解碼過(guò)程
檢測(cè)V碼后，根據(jù)HDB3編碼規(guī)則，只需將V碼及之前3位碼全部置零就可同時(shí)完成扣V／扣B操作。這又會(huì)涉及到一個(gè)由現(xiàn)在事件狀態(tài)決定過(guò)去事件狀態(tài)的情況，仍可采用兩組4位移位寄存器解決。根據(jù)編碼規(guī)則，V碼是取代連“0”串中的第4個(gè)“0”，而B(niǎo)碼總是出現(xiàn)在V碼之前，且只相隔兩個(gè)“O”，當(dāng)輸入是V碼后，只需同時(shí)將4位移位寄存器置零，即可同時(shí)完成V碼和B碼的解碼過(guò)程?？鄢齎碼和B碼后，還需將雙相碼變換成單相碼，即當(dāng)輸入是“00”時(shí)輸出“0”，輸入是“01”時(shí)輸出“l(fā)”，至此便完成了HDB3解碼。
3．2 HDB3解碼的Verilog HDL實(shí)現(xiàn)
以下利用硬件描述語(yǔ)言實(shí)現(xiàn)解碼功能，這里只給出正V碼檢測(cè)模塊和扣V碼／扣B碼模塊的關(guān)鍵程序。 本文引用地址：http://yuyingmama.com.cn/article/191774.htm
評(píng)論