實際上FPGA在PCIE硬核中實現(xiàn)了8個TLP存儲空間，因此當(dāng)發(fā)送模塊將8個以上的TLP包傳輸給硬核后，硬核可能會堵塞，因此發(fā)送模塊與硬核之間的交互非常必要。
5 測試結(jié)果
此測試包括3種模式。
(1)單純測試4路PCI Express的DMA上傳以及下傳速度。
(2)數(shù)據(jù)從RocketIO接口以2 bit自定義光纖協(xié)議與4XPCI Express協(xié)議進(jìn)行交換。
(3)數(shù)據(jù)從Infiniband接口以4XRapidIO協(xié)議與4XPCI Express協(xié)議進(jìn)行交換。
具體結(jié)果見表1。

本文分析了3種應(yīng)用比較廣泛的系統(tǒng)互聯(lián)協(xié)議，并給出在FPGA內(nèi)部實現(xiàn)3種協(xié)議交換的技術(shù)特點。詳細(xì)描述了多協(xié)議交換模塊的系統(tǒng)結(jié)構(gòu)以及實現(xiàn)原理。
本文的創(chuàng)新點在于通過FPGA的方式實現(xiàn)了多種主流高速串行協(xié)議的轉(zhuǎn)換。通過將各種協(xié)議的端口獨立化，簡化了協(xié)議轉(zhuǎn)化工作，使整個模塊更易于更新維護(hù)。在FPGA提供的PCIE硬核的基礎(chǔ)上構(gòu)建了用戶層的封裝并實現(xiàn)了DMA數(shù)據(jù)傳輸。該交換模塊已在某雷達(dá)信號存儲與回放系統(tǒng)中得到應(yīng)用，帶寬是傳統(tǒng)存儲帶寬的2～3倍。
參考文獻(xiàn)
[1] BUDRUK R著.PCI Express系統(tǒng)體系結(jié)構(gòu)標(biāo)準(zhǔn)教材[M]. 田玉敏，王崧，張波，譯.北京：電子工業(yè)出版社，2005.
[2] 馬鳴錦，朱劍冰，何紅旗，等.PCI、PCI-X和PCI Express的原理及體系結(jié)構(gòu)[M].北京：清華大學(xué)出版社，2006.
[3] 閆振興.基于FPGA的PCI Express接口的設(shè)計玉實現(xiàn)[D].北京：北京理工大學(xué)出版社，2009.
[4] PCI-SIG.PCI Express Base Specification Revision1.1[M]. 2003.
[5] Xilinx INC.LogiCoreTM IP EndPoint Block Plus v1.9 for PCI Express Revision 9.0.2008.
[6] Xilinx INC.Virtex-5 FPGA RocketIO GTP Transceiver Revision 1.4.2009.
[7] PADS-PowerLogic和PowerPCB使用教程[M].北京：電子工業(yè)出版社，2004.
[8] RapidIO嵌入式系統(tǒng)互聯(lián)[M].北京：電子工業(yè)出版社，2006.