CLKDLL使用帶來的思考
加入技術(shù)交流群
圖6
圖7
對于時鐘偏斜的改善也是顯而易見的，原先的clock path skew/delay(也即clock network latency)一般在1到2ns，現(xiàn)在都在-0.5ns到0ns。至于為什么這個skew值可以是負值呢?特權(quán)同學(xué)看了很多資料，都只是輕描淡寫的說DLL是通過外部的反饋時鐘，然后調(diào)節(jié)內(nèi)部的延時實現(xiàn)最終的skew的減小。從clock skew的定義來看，時鐘從輸入到各個寄存器的延時不可能是負數(shù)的，惟一的可能是經(jīng)過DLL后的時鐘被整個的延時了大約1個時鐘周期，從而達到下一個時鐘沿和上一個時鐘沿對齊的效果，那么這個clock skew為負值就不難解釋了。
特權(quán)同學(xué)也特意從上電開始捕獲了DLL輸出時鐘(引到了輸出PAD上，這個延時也不小)，和時鐘的輸入(FPGA的輸入PAD)做了對比。發(fā)現(xiàn)確確實實有那么一個相位的調(diào)整過程。而且這個相位的調(diào)整是在DLL輸出開始時，輸出時鐘滯后輸入時鐘將近270度，如圖9所示;圖10捕獲到了更為明顯的相位調(diào)整，即從中線左側(cè)到右側(cè)的變化。正常穩(wěn)定后的輸出如圖11和圖12所示，相位依然滯后而不是負值那是因為我所捕獲的這個輸出時鐘是拉到了PAD上的緣故，延時大了一些也在所難免。綠色為輸入時鐘，黃色為DLL輸出時鐘引到PAD上?！ ?p>
圖8 上電的整體信號捕獲
圖9 產(chǎn)生DLL輸出時鐘
評論