日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > FPGA設(shè)計(jì)中仿真技術(shù)解決故障的方法

          FPGA設(shè)計(jì)中仿真技術(shù)解決故障的方法

          作者: 時(shí)間:2011-06-01 來源:網(wǎng)絡(luò) 收藏

            仿真解決故障的

            通過對這個(gè)異步FIFO問題的解決,可以證明這種通過所抓信號(hào)建立bug存在條件,定位、清除bug的是可行的。步驟如下:

            圖3 SignalTap II LiST File界面

           ?、賹ug出現(xiàn)時(shí)SignalTap抓的信號(hào)保存成文檔文件

            Quartus II 平臺(tái)用SignalTap抓到信號(hào)的界面如圖2所示。

            在信號(hào)名稱上單擊右鍵,選擇圖2所示Create SignalTap II List File選項(xiàng),生成如圖3格式界面。

            圖3中界面上半部分顯示的是list對信號(hào)個(gè)數(shù)及信號(hào)名的描述,下半部分是采樣點(diǎn)所對應(yīng)的信號(hào)值,帶h的表示是十六進(jìn)制數(shù)值。

            將list file另存為文本格式文件即可,如圖4所示。

            

            圖4 “另存為”選項(xiàng)界面

            此后可以把這個(gè)文本文件中無用的描述刪掉,只留SignalTap抓出來的數(shù)據(jù)(空格、h等符號(hào)也要?jiǎng)h掉),另存為.dat文件供仿真使用。

            有了故障出現(xiàn)時(shí)的輸入數(shù)據(jù),我們就可以在仿真環(huán)境下構(gòu)建故障出現(xiàn)的條件。



          關(guān)鍵詞: FPGA 仿真技術(shù) 方法

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉