日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA的外部存儲器設(shè)計

          基于FPGA的外部存儲器設(shè)計

          作者: 時間:2011-08-17 來源:網(wǎng)絡(luò) 收藏

          1.2 FLASH存儲電路設(shè)計
          為了滿足模塊內(nèi)部在系統(tǒng)斷電時的數(shù)據(jù)保護(hù),在模塊內(nèi)部選擇了FLASH存儲器,F(xiàn)LASH存儲器是一種非易失型存儲器,在該設(shè)計中主要用于存放一些在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。芯片的型號為:SST39VF3201-70-4C-EK。該芯片的主要特點(diǎn)有:3.3 V單電源供電,內(nèi)部進(jìn)行編程和擦除操作;高可靠性,超過100年的數(shù)據(jù)保存能力,32 Mb的存儲容量;快速擦除和編程功能,支持扇區(qū)擦除、塊擦除和整個芯片擦除,扇區(qū)和塊擦除時間為18 ms,整個芯片擦除時間為40 ms;片內(nèi)產(chǎn)生Vpp編程電壓,實(shí)現(xiàn)自動讀寫時序。
          的引腳除電源、時鐘和復(fù)位以及幾個配置時鐘引腳外,其余引腳均可作為通用I/O使用,因此,與FLASH連接時,只需要的普通I/O引腳和FLASH的引腳相連即可,在實(shí)際編程過程中,要嚴(yán)格按照FLASH的工作時序給定正確的時序。注意,電源和接地引腳以及NC管腳不可連接在上。FLASH電路圖如圖2所示。

          本文引用地址:http://yuyingmama.com.cn/article/191065.htm

          b.jpg




          關(guān)鍵詞: FPGA 外部存儲器

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉