日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應用 > Allegro布線規(guī)則的設(shè)置說明

          Allegro布線規(guī)則的設(shè)置說明

          作者: 時間:2011-12-30 來源:網(wǎng)絡(luò) 收藏



          至此一組HOST 線設(shè)置完畢,用同樣的方法我們可以繼續(xù)將DDR 等部分的線設(shè)置完

          本文引用地址:http://yuyingmama.com.cn/article/190862.htm

          3. 重新打開,選擇spacing rule set-set value,點擊ADD 添加HOST 8:10

          然后在Subclass 中,頂?shù)讓覮ine To Line 的間距為10,內(nèi)層為8.

          4. 選擇physical rule set-set value,點擊ADD 添加HOST 4/5

          然后在Subclass 中,頂?shù)讓拥木€寬為5,內(nèi)層為4.

          5. 無論是線寬還是線距都需要在assignment table 中進行和其他NET 的匹配。


          上一頁 1 2 下一頁

          關(guān)鍵詞: Allegro 布線規(guī)則

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉