仿真波形如圖2所示。

3 結(jié) 語

本文利用ALTERA公司的FPGA芯片EPF10K10，使用VHDL編程語言設(shè)計(jì)等精度頻率計(jì)，給出核心程序，經(jīng)過ISPEXPER仿真后，驗(yàn)證設(shè)計(jì)是成功的，達(dá)到預(yù)期結(jié)果。

和傳統(tǒng)的頻率計(jì)相比，FPGA的頻率計(jì)簡化了電路板的設(shè)計(jì)，提高了系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)性和可靠性，測頻范圍達(dá)到100 MHz，實(shí)現(xiàn)了數(shù)字系統(tǒng)硬件的軟件化，這是數(shù)字邏輯設(shè)計(jì)的新趨勢。

參考文獻(xiàn)

[1]李景華，杜玉遠(yuǎn).可編程邏輯器件與EDA技術(shù)[M].沈陽：東北大學(xué)出版社，2002.

[2]趙雅興.FPGA原理、設(shè)計(jì)與應(yīng)用[M].天津：天津大學(xué)出版社，1999.

[3]夏宇聞.復(fù)雜數(shù)字電路與系統(tǒng)的VERILOGHDL設(shè)計(jì)技術(shù)[M].北京：北京航空航天大學(xué)出版社，1998.