2 系統(tǒng)硬件設計
實時數(shù)字視頻消旋系統(tǒng)主要有4部分組成：視頻A／D、DSP、FPGA和幀存儲器。圖l是系統(tǒng)硬件組成框圖。其原理是外界圖像經A／D采樣為數(shù)字圖像進入FPGA，FPGA將圖像寫入幀存儲器中，DSP根據上位機通過RS-232串口送來的角速度值，計算新圖像各點在當前幀圖像中的位置，將計算后的位置送給FPGA，通過FIGA做地址映射，再將圖像按映射后的地址輸出送D／A顯示或送跟蹤處理模塊進行目標跟蹤識別等處理。

2．1 TMS320C6713B數(shù)據處理單元
在本方案中DSP是數(shù)據處理的核心，主要是通過串口讀取上位機送來的圖像旋轉的角速度信息，根據該信息進行仿射變換，求出旋轉后的圖像各點在原圖像中的坐標，并將求出的坐標寫入FPGA。在計算圖像精確位置時需要進行大量的浮點運算，需要具有高速高精度浮點運算能力的DSP。方案采用了美國TI公司的高性能浮點數(shù)字信號處理器TMS320C6713B。它采用先進的超長指令字結構，為單精度(32位)和64位(雙字)的IEEE浮點操作提供硬件支持，且32位整型乘法可以獲得32位或64位結果。其內部有8個獨立的功能單元，2個定點算術邏輯單元(ALU)，2個浮點乘法器，4個浮點ALU，每個周期可以執(zhí)行8個32位指令。內部設計有32個32位通用目的寄存器，4 K字節(jié)的L1高速程序緩存器和4K字節(jié)的L1高速數(shù)據緩存器，256 K字節(jié)的L2兩級數(shù)據緩存器。這種結構設計可以最大限度發(fā)揮8個功能單元的并行運算能力，使得DSP在300 MHz系統(tǒng)時鐘工作時，其運算能力最高為2 400 MIPS，浮點運算能力最高為1 800 MFLOPS，極大地滿足了高速數(shù)據處理的要求。
另外，DSP6713B片內還提供多種集成外設：多種復位加載模式(BOOT)、多通道DMA控制器、多通道緩存串口(McBSP)以及能夠與SDRAM、SBSRAM或異步存儲器直接接口的高性能外部存儲器接口(EMIF)，這些都為數(shù)據處理帶來了極大方便。
2．2 FPGA模塊單元
方案采用了Actel公司推出的第二代基于Flash(閃存)的可編程器件ProASIC Plus系列中的APAl50。該系列器件兼具ASIC(專用集成電路)的性能和FPGA的靈活性于一身，具有150 000個系統(tǒng)門，邏輯單元為6 144個，內嵌36KB的雙端口SRAM和2個鎖相環(huán)(PLL)內核，支持3．3 V、
32 bit、50 MHz的PCI總線，系統(tǒng)外部性能可達150 MHz，具有高密度、低功耗、非易失及可重復編程等特點。因為ProASIC Plus系列FPGA基于Hash技術，利用Hash開關保存內部邏輯，因此不需要另外的器件。由于不需要上電配置過程，因此具備上電就立即工作的特點。另外高度保密，使用者可編程設置多位密鑰以阻止外界自行讀取或更改器件的配置。
方案中利用APAl50主要實現(xiàn)邏輯控制、A／D采樣控制、D／A顯示控制、向幀存儲器寫圖像以及完成旋轉后的圖像與原始圖像的地址映射等功能。