日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 具有低功耗意識的FPGA設計方法

          具有低功耗意識的FPGA設計方法

          作者: 時間:2011-01-13 來源:網(wǎng)絡 收藏

           時鐘樹功耗概括表

          圖7 時鐘樹概括表

          邏輯功耗概括表

          圖8 邏輯概括表

            在對照概括表之前,只要時序允許,可以修改RTL代碼;保證修改以后的功能和時序有效性;也可以嘗試調(diào)整綜合選項以及使用基于優(yōu)先的策略來進行布局布線。


          上一頁 1 2 3 下一頁

          關(guān)鍵詞: 設計 方法 FPGA 意識 功耗 具有

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉