隨著科技的飛速發(fā)展，電磁環(huán)境日益復雜，隨之而來的電磁干擾問題日益嚴峻，成為了電子設備設計中不可忽視的挑戰(zhàn)。在如此惡劣的電磁環(huán)境背景下，設備間的電磁干擾不僅會導致性能下滑，甚至威脅信息安全，因此，確保電子設備能在復雜電磁環(huán)境中既能避免干擾他人，又能免受干擾正常運作，便顯得至關重要。這就要求從設計的初步階段就必須融入電磁兼容性考慮，從結構到技術，全方位打造電磁兼容的設計理念。

1、為什么要對產品做電磁兼容設計？

滿足產品功能要求、減少調試時間，使產品滿足電磁兼容標準的要求，不會對系統(tǒng)中的其它設備產生電磁干擾。

2、對產品做電磁兼容設計可以從哪幾個方面進行？

電路設計（包括器件選擇）、軟件設計、線路板設計、屏蔽結構、信號線/電源線濾波、電路的接地方式設計。3、在電磁兼容領域，為什么總是用分貝（dB）的單位描述？

因為要描述的幅度和頻率范圍都很寬，在圖形上用對數坐標更容易表示，而dB 就是用對數表示時的單位。

4、EMC基礎知識從哪里學起？

關于EMC需要首先了解一下EMC方面的標準，如GBT17626系列，GBT9254,GB4824等，以及簡單測試原理，另外需要了解EMI元器件的使用，如電容，磁珠，差模電感，共模電感等，在PCB層面需要了解PCB的布局、層疊結構、高速布線對EMC的影響以及一些規(guī)則。還有一點就是對出現EMC問題需要掌握一些分析與解決思路。這些今后是作為一個硬件人員必須掌握的基本知識！

5、電磁兼容設計基本原則

在大多數情況下，電路的基本元件滿足電磁特性的程度將決定著功能單元和最后設備滿足電磁兼容性的程度。選擇合適的電磁元件的主要準則包括帶外特性和電路裝配技術。因為是否能實現電磁兼容性，往往是由遠離基頻的元件響應特性來決定的。而在許多情況下，電路裝配又決定著帶外響應（例如引線長度）和不同電路元件之間互相耦合的程度。

具體規(guī)則是：

⑴在高頻時，和引線型電容器相比，應優(yōu)先進用引線電感小的穿心電容器或支座電容器來濾波。

⑵在必須使用引線式電容時，應考慮引線電感對濾波效率的影響。

⑶鋁電解電容器可能發(fā)生幾微秒的暫時性介質擊穿，因而在紋波很大或有瞬變電壓的電路里，應該使用固體電容器。

⑷使用寄生電感和電容量小的電阻器。片狀電阻器可用于超高頻段。

⑸大電感寄生電容大，為了提高低頻部分的插損，不要使用單節(jié)濾波器，而應該使用若干小電感組成的多節(jié)濾波器。

⑹使用磁芯電感要注意飽和特性，特別要注意高電平脈沖會降低磁芯電感的電感量和在濾波器電路中的插損。

⑺盡量使用屏蔽的繼電器并使屏蔽殼體接地。

⑻選用有效地屏蔽、隔離的輸入變壓器。

⑼用于敏感電路的電源變壓器應該有靜電屏蔽，屏蔽殼體和變壓器殼體都應接地。

⑽設備內部的互連信號線必須使用屏蔽線，以防它們之間的騷擾耦合。

⑾為使每個屏蔽體都與各自的插針相連，應選用插針足夠多的插頭座。

6、方波脈沖驅動電感傳感器的問題

1）信號測試過程中，盡量在屏蔽環(huán)境下進行，如果不便的話，至少要屏蔽傳感器和前級。

2 )測試過程中盡量使用差分探頭，或至少要盡可能減短探頭的接地線長度。這樣能減少測試誤差。

3）你的電路實際工作頻率并不太高，可以通過布線減少振鈴。為了噪聲特性更好，應當考慮共模信號的抑制問題，必要時插入共扼電抗器，同時注意整個工作環(huán)境中的開關電源噪聲，以及避免電源耦合。

4）如果傳感器允許，可以使用電流放大模式，這有利于提高速度，降低噪聲。模擬開關盡量放到前置放大器之后，盡管多了一路前放，但性能提高不少，而且降低調試難度。

5）如果十分介意波形，考慮額外的頻率補償。如果僅僅是數字檢測，則應當降低工作頻率?？偠灾?，能低頻則低頻，能隔直則隔直。

6）注意AD轉換前的抗混疊濾波，以及軟件濾波，提高數據穩(wěn)定性。

7、是否可用阻抗邊界（Impedance）方式設定？或者用類似的分層阻抗 RLC阻?又或者使用designer設計電路和hfss協(xié)同作業(yè)？

集中電阻可以用RLC邊界實現；如果是薄膜電阻，可以用面阻抗或阻抗編輯實現。

8、我現在在對外殼有一圈金屬裝飾件的機器做靜電測試，測試中遇到：接觸放電4k時32k晶振沒問題，空氣放電8k停振的問題，如何處理？

有金屬的話，空氣放電和接觸放電效果差不多，建議你在金屬支架上噴絕緣漆試試。

9、PCB設計中差分信號線中間可否加地線？

差分信號中間一般是不能加地線。因為差分信號的應用原理最重要的一點便是利用差分信號間相互耦合(coupling)所帶來的好處，如flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會破壞耦合效應。

10、適當選擇PCB與外殼接地的點的原則是什么？

選擇PCB與外殼接地點選擇的原則是利用chassis ground提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時鐘產生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接，以盡量縮小整個電流回路面積，也就減少電磁輻射。

11、PCB設計時，怎樣通過安排迭層來減少EMI問題？

首先，EMI要從系統(tǒng)考慮，單憑PCB無法解決問題。層疊對EMI來講，我認為主要是提供信號最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當比電源層外延，對抑制共模干擾有好處。

12、請問怎樣才能去除IC中的電磁干擾?

IC受到的電磁干擾，主要是來自靜電（ESD）。解決IC免受ESD干擾，一方面在布板時候要考慮ESD（以及EMI）的問題，另一方面要考慮增加器件進行ESD保護。目前有兩種器件 ：壓敏電阻（Varistor）和瞬態(tài)電壓抑制器TVS（Transient Voltage Suppressor）。前者由氧化鋅構成，響應速度相對慢，電壓抑制相對差，而且每受一次ESD沖擊，就會老化， 直到失效。而TVS是半導體制成，響應速度快，電壓抑制好，可以無限次使用。從成本角度看，壓敏電阻成本要比TVS低。

13、PCB設計中如何解決高速布線與EMI的沖突？

因EMI所加的電阻電容或ferrite bead， 不能造成信號的一些電氣特性不符合規(guī)范。 所以， 最好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題， 如高速信號走內層。 最后才用電阻電容或ferrite bead的方式， 以降低對信號的傷害。

14、PCB設計中如何盡可能的達到EMC要求，又不致造成太大的成本壓力？

PCB板上會因EMC而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個系統(tǒng)通過EMC的要求。以下僅就PCB板的設計技巧提供幾個降低電路產生的電磁輻射效應。

15、電磁干擾的方式有哪些？

電磁干擾的主要方式是傳導干擾、輻射干擾、共阻抗耦合、感應耦合。對這幾種途徑產生的干擾我們應采用的相應對策：傳導干擾采取濾波，輻射干擾采用屏蔽和接地等措施就能夠大大提高產品的抵抗電磁干擾的能力，也可以有效的降低對外界的電磁干擾。

16、如何布線？

電源線與回線盡可能靠近，最好的方法各走一面；為模擬電路提供一條零伏回線，信號線與回程線小與5：1；針對長平行走線的串擾，增加其間距或在走線之間加一根零伏線；手工時鐘布線，遠離I/O電路，可考慮加專用信號回程線。

關鍵線路如復位線等接近地回線; 為使串擾減至最小，采用雙面＃字型布線；高速線避免走直角; 強弱信號線分開。

17、如何接地？

正確選擇單點接地與多點接地；將數字電路與模擬電路分開；盡量加粗接地線；將接地線構成閉環(huán)路。

18、如何進行屏蔽處理？

改良電子設備中的電路設計，采用濾波器件、不同特性元器件分開布局（局部增加屏蔽罩、粘貼金屬箔、也有采用金屬編織網等方法）；

在整個電子設備外殼就具有高電磁波發(fā)射能力的電路和器件周圍，添加電磁波屏蔽罩、粘貼金屬箔、噴涂導電涂料、鍍一層導電金屬層、增加電磁波吸收材料。

19、如何進行濾波處理？

選擇EMI信號濾波器濾除導線上工作不需要的高頻干擾成份，解決高頻電磁輻射與接收干擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、連接器濾波器。從電路形式分，有單電容型、單電感型、L型、π型。π型濾波器通帶到阻帶的過渡性能最好，最能保證工作信號質量。

選擇交直流電源濾波器抑制內外電源線上的傳導和輻射干擾，既防止EMI進入電網，危害其它電路，又保護設備自身。它不衰減工頻功率。DM(差摸)干擾在頻率 < 1mhz時占主導地位。cm在=""> 1MHz時，占主導地位。

 使用鐵氧體磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及寄生振蕩的抑制。

盡可能對芯片的電源去耦(1-100nF)，對進入板極的直流電源及穩(wěn)壓器和DC/DC轉換器的輸出進行濾波(uF)。

電磁兼容測試找彭工136-9109-3503。