tessent rtl pro 文章 最新資訊
Synopsys綜合和布局及布線生產(chǎn)效率提升兩倍
- Synopsys日前宣布，在其Galaxy設(shè)計實現(xiàn)平臺中推出了最新的RTL綜合工具Design Compiler 2010，它將綜合和物理層實現(xiàn)流程增速了兩倍。Design Compiler自1988年問世以來，隨著工藝技術(shù)從1.5微米到32納米的進步，而不斷得到調(diào)整升級。而今時序與面積布線的優(yōu)化已成為主要的挑戰(zhàn)，最新版工具與時俱進，針對拓撲技術(shù)進行擴展，為Synopsys布局布線解決方案IC Compiler提供“物理層指引”;將時序和面積的一致性提升至5%的同時，還將IC
- 關(guān)鍵字： Synopsys RTL 32納米
Design Compiler 2010將綜合和布局及布線的生產(chǎn)效率提高2倍
- 全球領(lǐng)先的半導(dǎo)體設(shè)計、驗證和制造的軟件及知識產(chǎn)權(quán)(IP)供應(yīng)商新思科技有限公司日前宣布：該公司在其Galaxy™設(shè)計實現(xiàn)平臺中推出了最新的創(chuàng)新RTL綜合工具Design Compiler 2010，它將綜合和物理層實現(xiàn)流程增速了兩倍。為了滿足日益復(fù)雜的設(shè)計中極具挑戰(zhàn)性的進度要求，工程師們需要一種RTL綜合解決方案，使他們盡量減少重復(fù)工作并加速物理實現(xiàn)進程。為了應(yīng)對這些挑戰(zhàn)，Design Compiler 2010對拓撲技術(shù)進行擴展，為Synopsys旗艦布局布線解決方案IC Compile
- 關(guān)鍵字： Synopsys Galaxy RTL
AMD將在CES上發(fā)布最新VISION Pro技術(shù)
- 2010年1月5日，AMD于日前發(fā)布了全新商用PC平臺品牌VISION Pro技術(shù)，以此為用戶提供卓越的視覺計算體驗。通過極具視覺表現(xiàn)力的傳播、幫助企業(yè)提高生產(chǎn)效率，從而在競爭中贏得優(yōu)勢。 圖形顯示在商業(yè)溝通中的作用顯得比以往任何時候都更為重要，一些創(chuàng)新型企業(yè)紛紛利用PC平臺技術(shù)來生成和瀏覽具有豐富視覺表現(xiàn)力的演示文檔(包括視頻和3D圖形)。 VISION Pro技術(shù) 研究顯示，超過80%的人類理解都是通過視覺獲取的，將視覺與口頭表達相結(jié)合，比簡單使用文字的內(nèi)容記憶效果強6.5倍
- 關(guān)鍵字： CES 3D VISION-Pro AMD
中芯國際和新思科技攜手推出Reference Flow 4.0
- 全球領(lǐng)先的半導(dǎo)體設(shè)計、驗證和制造軟件及知識產(chǎn)權(quán)(IP)供應(yīng)商新思科技公司與中國內(nèi)地最大的芯片代工企業(yè)中芯國際集成電路制造有限公司日前宣布，將攜手推出全新的65納米RTL-to-GDSII參考設(shè)計流程4.0(Reference Flow 4.0)。作為新思科技專業(yè)化服務(wù)部與中芯國際共同開發(fā)的成果，該參考流程中增加了 Synopsys Eclypse™ 低功耗解決方案及IC Compiler Zroute布線技術(shù)，為設(shè)計人員解決更精細工藝節(jié)點中遇到的低功耗和可制造性設(shè)計(DFM)等問題提供更多
- 關(guān)鍵字： 中芯國際 65納米 Galaxy RTL-to-GDSII參考設(shè)計流程4.0
Magma 最新版Talus Design面世
- 美國加州圣荷塞 2009年4月14日– 芯片設(shè)計解決方案供應(yīng)商微捷碼（Magma®）設(shè)計自動化有限公司（納斯達克代碼：LAVA）日前宣布，該公司面向先進集成電路的全芯片綜合產(chǎn)品Talus® Design的最新版本正式面市。新版Talus® Design包括了一個增強的時序優(yōu)化引擎、改善的內(nèi)存使用效率以及先進的生產(chǎn)率改進，比如：創(chuàng)新性可用性、更為靈活的先進腳本語言以及領(lǐng)先的第三方可測性設(shè)計（DFT）產(chǎn)品支持。同時，Talus Design與Talus Vortex相結(jié)
- 關(guān)鍵字： Magma RTL DFT Talus
Cadence推出C-to-Silicon Compiler拓展系統(tǒng)級產(chǎn)品
- 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司（納斯達克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計師在創(chuàng)建和復(fù)用系統(tǒng)級芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級（RTL）模型通常被用于檢驗、實現(xiàn)和集成SoC。這種重要的新功能對于開發(fā)新型SoC和系統(tǒng)級IP，用于消費電子、無
- 關(guān)鍵字： Cadence RTL SoC IP
CADENCE與Common Platform及ARM合作提供45納米RTL-to-GDSII參考流程
- 全球電子設(shè)計創(chuàng)新企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)今天宣布面向Common Platform™技術(shù)的45納米參考流程將于2008年7月面向大眾化推出。Cadence®與Common Platform技術(shù)公司包擴IBM、特許半導(dǎo)體制造公司和三星聯(lián)合開發(fā)RTL-to-GDSII 45納米流程，滿足高級節(jié)點設(shè)計需要。該參考流程基于對應(yīng)Common Power Format（CPF）的Cadence低功耗解決方案，而且還包含來自Cadence的關(guān)鍵可制造性設(shè)計（De
- 關(guān)鍵字： CADENCE Common Platform ARM RTL-to-GDSII 低功耗
tessent rtl pro介紹
您好，目前還沒有人創(chuàng)建詞條tessent rtl pro!
歡迎您創(chuàng)建該詞條，闡述對tessent rtl pro的理解，并與今后在此搜索tessent rtl pro的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對tessent rtl pro的理解，并與今后在此搜索tessent rtl pro的朋友們分享。 創(chuàng)建詞條
tessent rtl pro電路
tessent rtl pro相關(guān)帖子
tessent rtl pro資料下載
tessent rtl pro專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473