日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga ip

          fpga ip 文章 最新資訊

          DSP和FPGA在圖像傳輸系統(tǒng)中的應用和實現(xiàn)

          • 摘    要:本文重點介紹基于DSP和FPGA、采用中頻數(shù)字化方法,以及QPSK擴頻調制技術來實現(xiàn)圖像的無線傳輸。對擴頻通信系統(tǒng)的同步問題提出了一種實現(xiàn)方法,并給出了部分實驗結果。關鍵詞:圖像傳輸;擴頻通信;同步;FPGA;DSP 視頻通信是目前計算機和通信領域的一個熱點。而無線擴頻與有線相比,有其固有的優(yōu)越性,如聯(lián)網方便、費用低廉等。所以開發(fā)無線擴頻實時圖像傳輸系統(tǒng)有很高的實用價值。 系統(tǒng)設計在短距離通信中,通??梢栽谑瞻l(fā)端加入奇偶校驗、累加和校驗等出錯重發(fā)的防噪聲措施
          • 關鍵字: DSP  FPGA  擴頻通信  同步  圖像傳輸  

          基于C*SoC200的32位稅控機專用系統(tǒng)芯片設計

          • 摘    要:本文首先介紹了一個32位嵌入式稅控機專用系統(tǒng)芯片C3118的功能、結構和特點,然后分析了一個自動化程度很高的SoC設計平臺——C*SoC200,對該平臺的主要結構和功能進行了分析。關鍵詞:IP;SoC;平臺;仿真 引言2003年7月,中國國家質量監(jiān)督檢驗檢疫總局發(fā)布了由稅控機國家標準制定委員會制定的稅控收款機國家標準。并將陸續(xù)出臺一系列的管理法規(guī)。為了滿足國家標準的要求,各稅控機生產廠家都在積極使用32位MCU開發(fā)符合新規(guī)范的稅控機。而32位的嵌入式稅控機專用
          • 關鍵字: IP  SoC  仿真  平臺  SoC  ASIC  

          頻分分路中高速FFT的實現(xiàn)

          • 摘    要:本文介紹了多相陣列FFT在星上多載波數(shù)字化分路中的應用,并針對星上處理的實時高速處理要求,提出了一種FFT的實現(xiàn)方案,并用一片F(xiàn)PGA芯片驗證了其正確性和可行性。關鍵詞:FFT;FPGA;頻分分路 多載波信號的數(shù)字化分路是衛(wèi)星通信星上處理技術的關鍵技術之一,數(shù)字化分路技術主要有并行濾波器組分路、樹形濾波器組分路和多相陣列FFT分路三種。在通道數(shù)較多時,多相陣列FFT有效地使用了抽取技術,且FFT算法具有很高的計算效率,本文所討論的就是該方法中FFT的實現(xiàn)。
          • 關鍵字: FFT  FPGA  頻分分路  

          基于FPGA的可編程定時器/計數(shù)器8253的設計與實現(xiàn)

          • 摘    要:本文介紹了可編程定時器/計數(shù)器8253的基本功能,以及一種用VHDL語言設計可編程定時器/計數(shù)器8253的方法,詳述了其原理和設計思想,并利用Altera公司的FPGA器件ACEX 1K予以實現(xiàn)。關鍵詞:FPGA;IP;VHDL 引言在工程上及控制系統(tǒng)中,常常要求有一些實時時鐘,以實現(xiàn)定時或延時控制,如定時中斷,定時檢測,定時掃描等,還要求有計數(shù)器能對外部事件計數(shù)。要實現(xiàn)定時或延時控制,有三種主要方法:軟件定時、不可編程的硬件定時、可編程的硬件定時器。其中可編
          • 關鍵字: FPGA  IP  VHDL  

          256級灰度LED點陣屏顯示原理及基于FPGA的電路設計

          • 摘    要:本文提出了一種LED點陣屏實現(xiàn)256級灰度顯示的新方法。詳細分析了其工作原理。并依據(jù)其原理,設計出了基于FPGA 的控制電路。關鍵詞:256級灰度;LED點陣屏;FPGA;電路設計 引言256級灰度LED點陣屏在很多領域越來越顯示出其廣闊的應用前景,本文提出一種新的控制方式,即逐位分時控制方式。隨著大規(guī)??删幊踢壿嬈骷某霈F(xiàn),由純硬件完成的高速、復雜控制成為可能。 逐位分時點亮工作原理所謂逐位分時點亮,即從一個字節(jié)數(shù)據(jù)中依次提取出一位數(shù)據(jù),分8次點亮對應的像
          • 關鍵字: 256級灰度  FPGA  LED點陣屏  電路設計  發(fā)光二極管  LED  

          一種高效的復信號處理芯片設計

          • 摘    要:本文提出了一種高效的復信號處理芯片的設計方法。本芯片是某雷達信號處理機的一部分,接收3組ADC的輸出復數(shù)據(jù),依次完成去直流、加窗、512點FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中,加窗、512點FFT和求功率譜復用一個蝶形單元。本芯片由單片F(xiàn)PGA實現(xiàn),計算精度高、速度較快,滿足雷達系統(tǒng)的實時處理要求。關鍵詞:  FFT;蝶形單元;塊浮點;功率譜; FPGA 引言復信號處理芯片是某雷達系統(tǒng)的一部分。雷達系統(tǒng)的實時處理特點要求芯片運
          • 關鍵字: FFT  FPGA  蝶形單元  功率譜  塊浮點  

          2005年4月25日,Celestial授權獲得ARM知識產權

          •   2005年4月25日 Celestial授權獲得ARM知識產權(ARM926E J - S處理器、ETM9片上調試外設和ARM PrimeCel 智能卡接口授權),用于滿足對下一代電視標準的熱切需求。ARM技術幫助設計者加速為下一代高清電視、數(shù)字電視和機頂盒開發(fā)符合中國數(shù)字音視頻編解碼技術標準的芯片。
          • 關鍵字: ARM  IP  

          采用FPGA實現(xiàn)脈動陣列

          • 微電子學的發(fā)展徹底改變了計算機的設計:集成電路技術增加了能夠安裝到單個芯片中的元器件數(shù)目及其復雜度。因此,采用這種技術可以構建低成本、專用的外圍器件,從而迅速地解決復雜的問題。
          • 關鍵字: FPGA  脈動  陣列    

          源碼公開的TCP/IP協(xié)議棧在遠程監(jiān)測中的應用

          • 介紹一個適用于8/16位單片機的嵌入式TCP/IP協(xié)議棧(uIP)在發(fā)電機遠程監(jiān)測系統(tǒng)中的應用。重點闡述uIP的功能特性、體系結構和相關接口,并詳細介紹如何在該協(xié)議棧上實現(xiàn)一個嵌入式Web服務器。目前uIP已成功地移植到51單片機上。
          • 關鍵字: 監(jiān)測  應用  遠程  協(xié)議  公開  TCP/IP  源碼  

          由網絡協(xié)議棧芯片W3100A構成的TCP/IP處理平臺

          • 詳細介紹一種基于AT91M40800 ARM7處理器和W3100A芯片的網絡處理平臺的設計與實現(xiàn)。在概述嵌入式網絡的前景之后,提出一種TCP/IP網絡處理平臺的方案,并詳細分析這種平臺的硬件模塊設計、軟件模塊設計與實現(xiàn)。
          • 關鍵字: TCP/IP  處理  平臺  構成  W3100A  協(xié)議  芯片  網絡  

          在TMS320VC5402上實現(xiàn)的嵌入式TCP/IP協(xié)議棧

          • 實現(xiàn)一個運行在16位數(shù)字信號處理器TMS320VC5402上的小型嵌入式TCP/IP協(xié)議棧。對TCP/IP協(xié)議中的IP協(xié)議、ARP協(xié)議、UDP協(xié)議進行分析,完成基于TCP/IP協(xié)議的嵌入式網絡系統(tǒng)。
          • 關鍵字: 協(xié)議  TCP/IP  嵌入式  實現(xiàn)  TMS320VC5402  

          自由IP Core資源的利用

          • 摘    要:本文介紹了與免費IP Core運作有關的問題以及免費資源的若干來源,然后通過對兩個不同來源的、免費的八位RISC CPU進行比較和分析,給出了若干選用免費核時應考慮的問題。關鍵詞:IP Core; CPU引言隨著集成電路單位面積晶體管數(shù)量的激增和人們對縮短設計周期的追求,設計重用已經成為有效的應對方法,它不但適合于ASIC,也適合于CPLD/FPGA。在CPLD/FPGA的設計過程中,由于開發(fā)工具的通用性、設計語言的標準化,設計過程幾乎與所用器件的硬件結構無關,
          • 關鍵字: CPU  IP  Core  

          基于AD9430的數(shù)據(jù)采集系統(tǒng)設計

          • 摘   要:本文介紹了高速ADC AD9430的功能,詳細說明了使用高速FPGA來控制AD9430構成高速(140MSPS)、高精度(12位)數(shù)據(jù)采集系統(tǒng)的設計方法,并給出了具體實現(xiàn)的系統(tǒng)框圖和測試結果。關鍵詞:數(shù)據(jù)采集;FPGA;AD9430引言結合實際任務的要求,本文提出了一種基于AD9430的高速數(shù)據(jù)采集系統(tǒng),主要用于采集雷達回波。在這個系統(tǒng)中,選用高速邏輯器件控制A/D轉換和FIFO存儲,同時通過FPDP(Front Panel Data Port)總線將采集的數(shù)據(jù)發(fā)送出去。由
          • 關鍵字: AD9430  FPGA  數(shù)據(jù)采集  

          基于FPGA的非對稱同步FIFO設計

          • 摘    要:本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上,采用VHDL描述語言,并結合FPGA,實現(xiàn)了一種非對稱同步FIFO的設計。關鍵詞:非對稱同步FIFO;VHDL;FPGA;DLL;BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件,可應用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用,例如在某數(shù)據(jù)采集和處理系統(tǒng)中,需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU,但是由于目前同步FIFO器件的輸入與輸
          • 關鍵字: BlockRAM  DLL  FPGA  VHDL  非對稱同步FIFO  存儲器  

          基于FPGA的高速數(shù)字鎖相環(huán)的設計與實現(xiàn)

          • 摘    要:本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案,并詳細介紹了該方案基于FPGA的實現(xiàn)方法。通過對所設計的鎖相環(huán)進行計算機仿真和硬件測試,表明該方案確實可以提高鎖相環(huán)的捕獲性能。關鍵詞:數(shù)字鎖相環(huán)(DPLL);捕獲時間;FPGA;VHDL引言捕獲時間是鎖相環(huán)的一個重要參數(shù),指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時間。在一些系統(tǒng)中,如跳頻通信系統(tǒng),由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次,甚至高達上萬次),要求鎖相環(huán)能夠對信號相位快速捕獲。因此
          • 關鍵字: FPGA  VHDL  捕獲時間  數(shù)字鎖相環(huán)(DPLL)  
          共7171條 473/479 |‹ « 470 471 472 473 474 475 476 477 478 479 »

          fpga ip介紹

          您好,目前還沒有人創(chuàng)建詞條fpga ip!
          歡迎您創(chuàng)建該詞條,闡述對fpga ip的理解,并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473