采用FPGA IP實現(xiàn)DDR的讀寫控制的設(shè)計與驗證

• 摘要： 本文采用LatticeXP系列FPGA結(jié)合IP解決DDR RAM的讀寫控制。并且在硬件上面進行了實際測試。關(guān)鍵詞： 嵌入式系統(tǒng)；DDR RAM；FPGA；IP；LattcieXP 前言隨著高速處理器的不斷發(fā)展，嵌入式系統(tǒng)應(yīng)用的領(lǐng)域越來越廣泛，數(shù)字信號處理的規(guī)模也越來越大，系統(tǒng)中RAM規(guī)模不斷增加，比如視頻監(jiān)控、圖像數(shù)據(jù)采集等領(lǐng)域，圖像處理的實時性對RAM帶寬的要求不斷增加，傳統(tǒng)的SDRAM在帶寬上已經(jīng)逐漸無法滿足應(yīng)用要求，DDR SDRAM(雙倍速率SDRAM)采用在時鐘CL
• 關(guān)鍵字： 0702_A  DDR  FPGA  IP  LattcieXP  RAM  單片機  嵌入式系統(tǒng)  雜志_設(shè)計天地  存儲器