3des 文章 最新資訊
利用片上高速網絡(2D NoC)，創(chuàng)新實現(xiàn)FPGA內部超高帶寬邏輯互連
- Achronix 最新基于臺積電（TSMC）的7nm FinFET工藝的Speedster7t FPGA器件包含了革命性的新型二維片上網絡（2D NoC）。2D NoC如同在FPGA可編程邏輯結構上運行的高速公路網絡一樣，為FPGA外部高速接口和內部可編程邏輯的數(shù)據(jù)傳輸提供了超高帶寬（~27Tbps）。圖1 ?Speedster 7t FPGA結構圖NoC使用一系列高速的行和列網絡通路在整個FPGA內部分發(fā)數(shù)據(jù)，從而在整個FPGA結構中以水平和垂直方式分發(fā)數(shù)據(jù)流量。NoC中的每一行或每一列都有兩
- 關鍵字： 3DES 超高帶寬
基于ARM的3DES加密算法實現(xiàn)
- 基于ARM的3DES加密算法實現(xiàn),3DES算法是一個重要的對稱加密算法，被廣泛應用于實際系統(tǒng)中。目前并沒有針對嵌入式的實現(xiàn)方法，依據(jù)3DES算法和一般嵌入式系統(tǒng)需求，詳細介紹該系統(tǒng)硬件和軟件的設計過程。硬件以三星公司的S3C2410處理器為核心，系統(tǒng)以嵌入式Linux為載體。在此詳細闡述開發(fā)環(huán)境的搭建、Bootloader的架構及功能、內核及文件系統(tǒng)的編譯和移植?；谙到y(tǒng)硬件和軟件設計過程，通過MiniGUI圖形界面對3DES算法進行了演示。
- 關鍵字： 算法 實現(xiàn) 加密 3DES ARM 基于
基于狀態(tài)機和流水線技術的3DES加密算法及其FPGA設計
- 隨著網絡的快速發(fā)展，信息安全越來越引起人們的關注。加密技術作為信息安全的利器，正發(fā)揮著重大的作用。通過在硬件設備（如由器、交換機等）中添加解密功能，可使存儲和傳輸?shù)臄?shù)據(jù)具有較高的安全性。傳統(tǒng)的加密工作是通過在主機上運行加密軟件實現(xiàn)的。這種方法除占用主機資源外，其運算速度較硬件加密要慢，密鑰以明文的方式存儲在程序中，或者以加密的方式存儲在文件或數(shù)字庫中，重要數(shù)據(jù)（如個人密碼PIN等）會在某一時刻以明文形式出現(xiàn)在計算機的內存或磁盤中，安全性較差。而硬件加密是通過獨立于主機系統(tǒng)外的硬件加密設備實現(xiàn)的，所有關鍵數(shù)
- 關鍵字： 3DES FPGA設計 單片機 加密算法 嵌入式系統(tǒng) 狀態(tài)機
| 共4條 1/1 1 |
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473