日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 特許半導體四季度上馬32nm工藝 明年轉(zhuǎn)入28nm

          特許半導體四季度上馬32nm工藝 明年轉(zhuǎn)入28nm

          作者: 時間:2009-09-02 來源:驅(qū)動之家 收藏

            新加坡計劃在今年第四季度推出制造工藝,明年上半年再進一步轉(zhuǎn)入。

          本文引用地址:http://yuyingmama.com.cn/article/97701.htm

            很可能會在明天的技術(shù)論壇上公布 SOI工藝生產(chǎn)線的試運行計劃,并披露 Bulk CMOS工藝路線圖,另外45/40nm LP低功耗工藝也已就緒。

            特許的工藝并非獨立研發(fā),而是在其所處的IBM技術(shù)聯(lián)盟中獲取的,將會使用高K金屬柵極(HKMG)技術(shù)以及技術(shù)(Intel是Gate-last的堅定支持者)。

            2009年技術(shù)論壇將在臺灣新竹市舉行,由該公司CEO謝松輝(Chia Song Hwee)主持,4日還會在上海舉辦類似的會議。



          關(guān)鍵詞: 特許半導體 32nm 28nm Gate-first

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉